数字电子钟--基于Multisim10(共11页)

1、. . 基于Multisim10数字电子钟的设计 学校： 河南理工大学 院系: 计算机学院通信工程 姓名： 罗韬 指导老师： 苏玉娜 日期：2013年01月07日 目录一、设计基本要求、设计目的2二、基本元器件的选择与原理32.1 多谐振荡器32.2 计数器42.3 译码器和显示器62.4 其他元器件7三、虚拟实验平台与仿真73.1 基本数字时钟的实现83.2 拥有暂停功能、校对功能的数字时钟8四、参考文献9一、设计基本要求、设计目的 随着现代电子技术的发展，人们正处于一个信息时代，现代信息的存储、处理和传输越来越趋于数字化，数字逻辑几乎应用于每一电子设备或电子系统中。掌握基数字电路技术基础，

2、已成为当代工科大学生的基本要求。 此次要求是设计一个常用的二十四进制数字电子钟，设计的基本要求如下： 1.采用七段数码管显示，显示范围为00时00分00秒到23时59分59秒；2. 电路具有时间校正功能，暂停功能。 设计实验平台采用Multisim10软件并进行仿真。 二、基本元器件的选择与原理 随着数字电子技术的飞速发展，现已生产出形式各异，功能强大的各种元器件，以满足在不同场合、不同条件下的设计要求。选择适合自己设计的元器件，可最大程度的实现高效、节能等等要求。2.1 多谐振荡器 单稳态触发器和施密特触发器主要用于脉冲的整形，多谐振荡器则用于产生脉冲信号。而利用555集成定时器，可以方便地

3、构成施密特触发器、单稳态触发器和多谐振荡器，并且带负载能力较强。 此次数字电子钟的计数脉冲则由多谐振荡器提供。脉冲频率取决于RC定时电路。 在Multisim10下构建多谐振荡器，如下图： 振荡周期 T =0.7（R43 + 2*R44 )*C1 振荡频率 f = 1/T 当 R43=R44=5.1K ， C1=100nF 时，T1ms 。2.2 计数器 计数器用于统计输入脉冲CP个数的电路。 计数器的分类：按照计数进制可分为二进制计数器和非二进制计数器；按数字的增减趋势可分为加法计数器、减法计数器和可逆计数器；按计数器中触发器是否与计数脉冲同步可分为同步计数器和异步计数器。 此次设计电子钟统

4、一使用 74LS161 计数芯片。74LS161 是一种4位二进制同步加法计数器。（采用下降沿触发方式）74LS161的功能表清零预置使能时钟预置数据输入输出工作模式RDLDEPETCPD3D2D1D0Q3Q2Q1Q00XXXXXXXX0000异步清零10XXd3d2d1d0d3d2d1d0同步置数110XXXXXX保持数据保持11X0XXXXX保持数据保持1111XXXX计数加法计数2.2.1 分秒位实现六十进制 电子钟的分秒位是六十进制，在Multisim 中电路设计如图： U1（秒数个位）芯片CP端接多谐振荡器，通过与非门实现同步置数、与门与非门共同作用实现向高位进一。各芯片EP、ET、

5、LOAD端直接接5V电源。2.2.2 小时位实现二十四进制 电子钟的小时位是六十进制，在Multisim 中电路设计如图： 同样通过与非门实现同步置数、与门与非门共同作用实现向高位进一。各芯片EP、ET、LOAD端直接接5V电源。2.3 译码器和显示器2.3.1 译码器 译码器将输入的代码转换成特定的输出信号。 七段显示译码器74LS48是一种与共阴极数字显示器配合使用的集成译码器，它的功能是将输入的4位二进制代码转换成显示器所需要的七个段信号ag。 ag为译码输出端，与显示器端口一一对应相接。 芯片如下图： 具体功能表如下：74LS48 的逻辑功能表 功能（输入）输入输入/输出显示字体LTR

6、BIA3A2A1A0BI/RBO01100001011X00011121X00101231X00111341X01001451X01011561X01101671X01111781X10001891X100119101X10101111X10111121X11001131X11011141X1111151X11111灭灯XXXXXX0灭零1000000实灯0XXXXX18我们只用到十进制显示即可。 2.3.2 七段数码管 可将经过译码器译码后的输入信号直观地显示出来，需注意的是，CA型七段数码管一端接电源，而CK型则接地，ag端需先接电阻（1K即可）后才能与译码器相接。 颜色自选。2.4 其他

7、元器件 还需电源、电阻（1K）、开关、二极管若干。三、虚拟实验平台与仿真 Multisim是美国国家仪器（NI）有限公司推出的以Windows为基础的仿真工具，适用于板级的模拟/数字电路板的设计工作。它包含了电路原理图的图形输入、电路硬件描述语言输入方式，具有丰富的仿真分析能力。 本次设计实验采用Multisim10汉化版本。3.1 基本数字时钟的实现 未加任何控制端，没有暂停和校对功能，最基础的数字时钟的设计电路图如下：3.2 拥有暂停功能、校对功能的数字时钟 通过与门实现暂停功能和校对功能，能分别对小时位，分钟位，秒钟位进行校对。当断开J1开关，时钟将停止计数，并保持时刻的显示。最高能以每

8、10秒的校对精确度对时钟进行校对，每断开一次开关，将产生一次下降沿，并使计数器进1。校正完成后需将所有的开关都呈闭合状态。 具体电路设计图如下：四、参考文献1 数字电子技术基础/艾永乐，付子义主编.北京中国电力出版社,2008年.2 计算机辅助电路分析Mulitisim，重庆大学电工电子实验教学示范中心.欢迎您的光临，Word文档下载后可修改编辑.双击可删除页眉页脚.谢谢！希望您提出您宝贵的意见，你的意见是我进步的动力。赠语； 1、如果我们做与不做都会有人笑，如果做不好与做得好还会有人笑，那么我们索性就做得更好，来给人笑吧！ 2、现在你不玩命的学，以后命玩你。3、我不知道年少轻狂，我只知道胜者为王。4