第四章 组合逻辑电路

1、L1=f1（A1、A2、Ai）L2=f2（A1、A2、Ai） Lj=fj（A1、A2、Ai） 组合组合逻辑逻辑电路电路A1A2AiL1L2Lj组组合合逻逻辑辑电电路路逻逻辑辑表表达达式式最最简简表表达达式式真真值值表表逻逻辑辑功功能能化化简简变变换换组合逻辑电路举例组合逻辑电路举例ABCISCO ABCIBACOCIBAS)()(BA CIBAABCIBA )( A00001111B00110011CI01010101S01101001CO00010111ABCISCO实实际际逻逻辑辑问问题题最最简简（或或最最逻逻辑辑图图化化简简变变换换真真值值表表逻逻辑辑表表达达式式合合理理）表表达达式式设

2、计组合逻辑电路的任务：设计组合逻辑电路的任务：根据给出的实际逻辑问根据给出的实际逻辑问题，求出实现这一逻辑功能的题，求出实现这一逻辑功能的最简最简逻辑电路。逻辑电路。器件数最少；器件数最少；器件的种类最少；器件的种类最少；器件之间的连线也最少。器件之间的连线也最少。实实际际逻逻辑辑问问题题最最简简（或或最最逻逻辑辑图图化化简简变变换换真真值值表表逻逻辑辑表表达达式式合合理理）表表达达式式R A GR A GR A GR A GR A GR A GR A GR A G红红 黄黄 绿绿R00001111A00110011G01010101ZR A G R AGRA GRAGRAG ZR A GR

3、AGRA GRAGRAGZR A GRARGAG () () () () )R A GRARGAG ZR A GR AGRA GRAGRAGRAGRAG ZR A GR AGRA GRAGRAG ()ZR A GRARGAG R A G RARGAGR A G ZR A GRARGAG RAGZ例例4.2.1的逻辑图之一的逻辑图之一() () () () )ZR A GRARGAG RAGZ例例4.2.1的逻辑图之二的逻辑图之二A B CGYR0 0 00010 0 10100 1 0 0 1 11001 0 01 0 11 1 01 1 1010 表表4-2 例例4-2的真值表的真值表ABC

4、0000111110X1X001XXABC0000111110X0X010XXG=ABY=A+BCR=CABC0000111110X0X100XXABCGYRG=AB=(AB)Y=A+BC=(A+BC)=(A(BC)R=C解解：0 0 01 0 00 1 00 0 10 0 01 0 1 0 0 1L0 L1 L2I0 I1 I2L1=I0 I1L2=I0 I1 I2L0=I0I01I2I0L1LL2编码器编码器M个特定对象个特定对象N位二进制代码位二进制代码0I1I2I3I4I5I6I7I0Y1Y2Y I0 I1 I2 I3 I4 I5 I6 I7Y2Y1Y0表表4-4 4-4 编码器输入与

5、输出的对应关系编码器输入与输出的对应关系输入信号为输入信号为1 1表示对该输入进行编码表示对该输入进行编码任何时刻只允许输入一个编码请求表达式、电路图？其它输入取值组合不允许出现，为无关项。0I1I2I3I4I6I5I7I0Y2Y1Y2012345670123456701234567012345671012345670123456701234567012345670YI I I I I I I II I I I I I I II I I I I I I II I I I I I I IYI I I I I I I II I I I I I I II I I I I I I II I I I I

6、 I I IY 01234567012345670123456701234567I I I I I I I II I I I I I I II I I I I I I II I I I I I I I 0I1I2I3I4I5I6I7I0Y1Y2Y 753107632176542IIIIYIIIIYIIIIY2Y1Y0Y1I2I3I4I5I6I7IEXY2Y1Y0Y7I6I5I4I3I2I1I0ISSY74HC148表表4-5 74HC148电路的功能表电路的功能表I0 I1 I2 I3 I4 I5 I6 I7Y2 Y1 Y0YS YEXSI0 I1 I2 I3 I4 I5 I6 I7Y2 Y1

7、 Y0YS YEXSI0I7低电平低电平有效有效I0 I1 I2 I3 I4 I5 I6 I7 优先权最高允许编码，但无有效编码请求Y2、Y1 、Y0 Y2 Y1 Y0Y2 Y1 Y0 I0 I1 I2 I3 I4 I5 I6 I7 正在优先编码I0 I1 I2 I3 I4 I5 I6 I7Y2 Y1 Y0YS YEXS允许编码，但无有效编码请求YEX Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I0YS74HC148（2）SYEX Y2 Y1 Y0I7 I6 I5 I4 I3 I2 I1 I0YS74HC148（1）SZ3 Z2 Z1 Z0A15 A14 A13 A12 A11

8、 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 编码输出的最高位编码输出的最高位编码输出为原码编码输出为原码优先权优先权最高最高二进制代码原来信息特定对象编码译码3线线- 8线译码器线译码器2A1A0A0Y1Y2Y3Y4Y5Y6Y7Y3838线译码器：输入是三位二进制代码线译码器：输入是三位二进制代码, , 有八种状有八种状态，每一种状态对应一个高、低电平输出。态，每一种状态对应一个高、低电平输出。Y0=A2A1A0=m0Y7=A2A1A0=m7Y1=A2A1A0=m1Y0=A2A1A0=m0Y7=A2A1A0=m7Y1=A2A1A0=m1图图4-8 74HC138的逻辑

9、符号的逻辑符号Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 S2 S3使能端Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 低电平有效输出74HC138A0 A1 A2三位二进制代码表表4-6 74HC1384-6 74HC138的功能表的功能表译中为0禁止译码译译码码操操作作 S1 S2+S3A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 高高电电平平有有效效低低电电平平有有效效015Z Z74HC138的功能表的功能表032101321073210()()()ZD D D DZD D D DZD D D D 7Y2Y1Y0Y1S2S3S74HC138（1）2A1A0A3Y

10、Y45Y6Y0Z1Z2Z3Z4Z5Z6Z7Z74HC138（2）8Z9Z10Z11Z12Z13Z14Z15Z0D1D2D3DV5用两片用两片74HC138接成的接成的4线线16线译码器线译码器7Y2Y1Y0Y3YY45Y6Y1S2S3S2A1A0A8321093210153210()()()ZD D D DZD D D DZD D D D 43)70(),(imCBAFiYi=(Smi) (i=0,1,2, 7)门电路门电路译码器输出高电平有效译码器输出高电平有效 + + 或门或门译码器输出低电平有效译码器输出低电平有效 + + 与非门与非门解：解：因为因为)7 , 6 , 5 , 3 , 1

11、 (),(mCBAF则则Yi=mi (i=0,1,2, 7)F(A,B,C)=m(1,3,5,6,7) =m1+m3+m5+m6+m7 =(m1m3m5m6m7) =(Y1Y3Y5Y6Y7)令：令：A2=A，A1B，A0C 因此，正确连接控制输入端使译码器处于工作因此，正确连接控制输入端使译码器处于工作状态，将状态，将Y1、Y3、Y5、Y6、Y7经一个与非门输经一个与非门输出，出，A2、A1、A0分别作为输入变量分别作为输入变量A、B、C，就可，就可实现组合逻辑函数。实现组合逻辑函数。 图图4-104-10例例4-44-4电路图电路图F(A,B,C)=m(1,3,5,6,7) =(Y1Y3Y5

12、Y6Y7)Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y72. 二二 十进制译码器十进制译码器2A1A0A7Y5Y输输 入入输输 出出4Y 3Y 2Y 1Y 0Y 3A6Y8Y9Y序号序号Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y974HC42N发光二极管：发光二极管：PNPN结正偏，能将电能转换为光能，结正偏，能将电能转换为光能，因此有电流因此有电流发光，无电流发光，无电流不发光。不发光。 LED的驱动可以直接由门电路（的驱动可以直接由门电路（OC门）驱动门）驱动 OC门门VCCTaROC门门TaVCCOC门门VCCTaROC门门TaVCC()CCLEDCE satVVVIRCC

13、LEDVVIRIIOC门门VCCa b c d e f g R高电平驱动高电平驱动VCCOC门门Ra b c d e f g 低电平驱动低电平驱动第二节 组合逻辑电路的分析和设计方法5254321109876，agbfecd10987654321PD. BS201APD.54321109876，abcdefg （2）BCD七段显示译码器七段显示译码器七段显示七段显示译码器译码器ABCDabcdefg8421BCD码码 段信号段信号abg七段显示译码器表达式七段显示译码器表达式Ya=(A3A2A1A0+A3A1+A2A0)Yb=(A3A1+A2A1A0+A2A1A0)Yc=(A3A2+A2A1A

14、0)Yd=(A2A1A0+A2A1A0+A2A1A0)Ye=(A2A1+A0)Yf=(A3A2A0+A2A1+A1A0)Yg=(A3A2A1+A2A1A0)abcdefgYg Yf Ye Yd Yc Yb Ya七段显示译码器七段显示译码器A3 A2 A1 A0共阴极共阴极高电平驱动高电平驱动8421BCD码码3A0A1A2AGND1agbfecdccVBSA2011k7RBI3A2A1A0AaYfYeYgYbYcYdYCCVLTBI /RBORBI RBO7448.Ya Yga gRBO RBI7448.Ya Yga gRBO RBI7448.Ya Yga gRBI RBO7448.Ya Yg

15、a gRBI RBO7448.Ya Yga gRBI RBO7448.Ya Yga gRBO RBI7448.Ya Yga g11功能功能（输入）（输入）输输 入入LT RBI A3 A2 A1 A0输入输入/输出输出BI/RBO输输 出出a b c d e f g 灭灯灭灯灭零灭零试灯试灯 1 0 0 0 0 0 0 0（入）（入）0（出）（出） 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 I0 I1 1n2I- 常见的数据选择器：四选一、八选一、十六选一常见的数据选择器：四选一、八选一、十六选一电路。电路。 3001),(iiiDmSAAY100

16、0112233(,)()Y A ASm Dm Dm Dm DY0Y1Y2Y3Y4Y5Y6Y7A2A1A0S1YD0 D1 D2 D3 D4 D5 D6 D7A2A1A0S工作原理：工作原理：S0 正常译码正常译码A2A1A0000 Y=D0A2A1A0001 Y=D1A2A1A0010 Y=D2A2A1A0111 Y=D7S=1 Y=0 禁止译码禁止译码电路电路74HC151Y YS输输 入入输输 出出 S A2 A1 A0Y Y 1 0 1 0 0 0 0 D0 D0 0 0 0 1 D1 D1 0 0 1 0 D2 D2 0 0 1 1 D3 D3 0 1 0 0 D4 D4 0 1 0

17、1 D5 D5 0 1 1 0 D6 D6 0 1 1 1 D7 D7 表表4-10 74HC151的功能表的功能表 禁禁止止状状态态工作工作状态状态Y(A2,A1,A0)=S(m0D0+m1D1+m2D2+m3D3 +m4D4+m5D5+m6D6+m7D7)74HC151Y YSY YY YSSY74HC151(1)74HC151(2)图4-20 用74HC151构成十六选一数据选择器 A3 =1时，片禁止，片工作扩展位接扩展位接控制端控制端A3 =0时，片工作，片禁止 ( , ,)(0 7)iF A B Cm i3001),(iiiDmAAY72100(,)iiiY AA Am D8选14

18、选17530),(mmmmCBAFF(A,B,C)=ABC+ABC+ABC+ABCY(A2,A1,A0)=S(m0D0+m1D1+m2D2+m3D3 +m4D4+m5D5+m6D6+m7D7)D0 = D3 =D5 =D7 =1D1 = D2 =D4 =D6 =0S0FY YS74HC151L=AB+BC+ACYA B01CLABSCOCOSA BABABCOABABSCO()SA B CIAB CIA BCIABCI CIABSABSCOCOCICI011100101000011110CIABCO0()COA BB CIA CI 缺缺点点：运运算算速速度度慢慢。S0S1S3COS2ASCOB

19、 CIA3 B3 C2ASCOB CIASCOB CIASCOB CIA2 B2 C1A1 B1 C0A0 B0 C-1 iiiBAG iiiBAP进位生成函数进位生成函数进位传递函数进位传递函数11)(iiiiiiiiiCPGCBABAC进位表达式进位表达式1001230123123233233323310012012122122212210010110111011100001000CPPPPGPPPGPPGPGCPGCCPSCPPPGPPGPGCPGCCPSCPPGPGCPGCCPSCPGCCPS11iiiiiiCPCBAS和表达式和表达式4位超前进位加位超前进位加法器递推公式法器递推公式

20、 A0 B0 A1 B1 A2 B2 A3 B3 S0 S1 S2 S3 C-1 0 C3 C0 C1 C2 0 1 2 3 C0进位进位逻辑逻辑 C1进位逻辑进位逻辑 C2进位逻辑进位逻辑 C3进位逻辑进位逻辑 A0 B0 C-1 A0 B0 C-1 A1 B1 A2 B2 A0 B0 C-1 A3 B3 A0 B0 C-1 S0S1S2S3C3C0-1A0B0A1B1A2B2A3B3=1&1P0G0P1G1P2G2P3G311=1&=1&C0C1C21&=1=1=1=1&=1&四位超前进四位超前进位加法器位加法器输输 入入输输 出出 D C

21、B A Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 0 1 0 1 0 1 0 1 0 1 1 1 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0例：将例：将8421BCD码转换成余码转换成余3码。码。余余3码码8421BCD码码3(即即0011) 即即 Y3Y2Y1Y0=DCBA+00118421BCD码0011余余3 3码码输输 入入输输 出出A BY(AB) Y(AB) Y(A=B)0

22、00 11 01 10 0 10 1 01 0 00 0 1Y(AB)=ABY(AB)=ABY(A=B)=AB+AB逻辑图逻辑图ABYABA3 = B3A2 = B2A1 = B1A0 = B00 0 1输 入扩展 端输 出A3，B3A2，B2A1，B1A0，B0IABIAB IA = B 1 0 1 0 0 0 1 0 1 0A3 = B31 0 1 0 0A3 = B30 1 0 1 0A3 = B3A2 = B21 0 1 0 0A3 = B3A2 = B20 1 0 1 0A3 = B3A2 = B2A1 = B11 0 1 0 0A3 = B3A2 = B2A1 = B10 1 0

23、1 0A3 = B3A2 = B2A1 = B1A0 = B01 0 0 1 0 0A3 = B3A2 = B2A1 = B1A0 = B00 1 0 0 1 0 0 0 1YABYABYA = BB3 A3 B2 A2 B1 A1 B0 A0I(AB)I(A=B)I(AB)Y(AB)74LS85(2)B3 A3 B2 A2 B1 A1 B0 A0I(AB)I(A=B)I(AB)Y(AB)74LS85(1)D7 C7 D6 C6 D5 C5 D4 C4D3 C3 D2 C2 D1 C1 D0 C01Y(CD)第二节 组合逻辑电路的分析和设计方法884.7 4.7 组合逻辑电路中的竞争与冒组合逻辑电路中的竞争与冒险险321ALG1LA A解：解：LAALA A则存在则存在1 1冒险冒险LAA则存在则存在0 0冒险冒险 LAALCCL=AC+BCL