中国石油大学-计算机组成原理组卷

1、计算机组成原理试卷 一选择(10'CPU区分它们的依据1冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中, 是A. 指令操作码的译码结果B.指令和数据的寻址方式C指令周期的不同阶段D.指令和数据所在的存储单元选C分析：完成一条指令可以分成取指令和执行指令， 问存储器把操作数取出。2. 下列关于RISC的叙述中，错误的是A. RISC普遍采用微程序控制器B. RISC大多数指令在一个时钟周期内完成C. RISC勺内部通用寄存器数量相对 CISC多D. RISC的指令数、寻址方式和指令格式种类相对 选A分析：RISC不用或者少用微程序控制器3. 假设某系统总线在一个总线周期中并行传输

2、 周期，总线时钟频率为10MHz则总线带宽是A. 10MB/sB. 20MB/s C. 40MB/S取指时访问存储器将指令取出，执行时访CISC少4字节信息，一个总线周期占用2个时钟D. 80MB/S选B分析：总线带宽是指单位时间内总线上可传输数据的位数，通常用每秒钟传送信息的字节数来衡量。所以：4*10/2=20MB/s4. 某计算机存储器按字节编址主存地址空间大小为64MB现用4MX 8位的RAM芯片组成32MB的主存储器，则存储器地址寄存器MAF的位数至少是A. 22 位B. 23 位C. 25 位D. 26 位选D分析：64MB的主存地址空间， 故而 MAR的寻址范围是 64M, Io

3、g2 (64M) =26,故而是26位。 而实际的主存的空间不能代表MAR的位数。5. 某计算机处理器主频为50MHz采用定时查询方式控制设备A的I/O ,查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询 至少200次，贝U CPU用于设备A的I/O的时间占整个 CPU时间的百分比至少是A. 0.02% B. 0.05%C. 0.20%D. 0.50% 选C分析：每秒200次查询，每次500个周期，则每秒最少200 X 500 = 10 0000个周期，100000 -50M=0.20%。6. 某计算机的控制器采用微程序控制方式，微指令中的操作控

4、制字段采用字段直接编码法，共有33个微命令，构成5个互斥类，分别包含 7、3、12、5和6个微命令，则操作控制字段至少有A. 5 位 B. 6 位 C.15 位 D. 33 位选C分析：操作控制字段采用字段直接编码法，将微指令拆成诺干个小字段，互斥微指令可以在同一个字段，所以 5个互斥微指令 分别需要3，2，4，3，3,共15位。7. 响应外部中断的过程中，中断隐指令完成的操作，除保护断点外，还包括I. 关中断 II.保存通用寄存器的内容III.形成中断服务程序入口地址并送PCA.仅 I、II B. 仅 I、HI C. 仅 II、III D. I、II、II选B分析：响应外部中断的过程中包括关

5、中断，保护断点，形成中断服务程序入口地址并送 PC,而保存通用寄存器的内容是在进入中断服务程序后首先进行的操作。8. 某数采用IEEE 754单精度浮点数格式表示为C640 0000H，则该数的值是A. -1.5 X 213 B. -1.5 X 212 C. -0.5x X 213 D. -0.5 X 212 选A分析：IEEE 754单精度浮点数格式为C640 0000H，二进制格式为1100 0110 0100 0000 0000 0000 0000 0000，转换为标准的格式为：S阶码尾数J11000 1100100 0000 0000 0000 0000 0000因此，浮点数的值为-1

6、.5 X 2139. 某计算机主存地址空间大小为256 MB，按字节编址。虚拟地址空间大小为4 GB，采用页式存储管理，页面大小为4 KB , TLB（快表）采用全相联映射，有4个页表项，内容如下表所示。有效位标记页框号0FF180H0002H13FFF1H0035H002FF3H0351H103FFFH0153H则对虚拟地址 03FF F180H进行虚实地址变换的结果是A. 015 3180H B. 003 5180H C. TLB缺失 D.缺页选A分析：虚拟地址为 03FF F180H,其中页号为03FFFH,页内地址为180H,根据题目中给出 的页表项可知页标记为03FFFH所对应的页框

7、号为 0153H,页框号与页内地址之和即为物理地址 015 3180 H。10.下列关于中断I/O方式和DMA方式比较的叙述中，错误的是A. 中断I/O方式请求的是 CPU处理时间，DMA方式请求的是总线使用权B. 中断响应发生在一条指令执行结束后，DMA向应发生在一个总线事务完成后C中断I/O方式下数据传送通过软件完成，DMA方式下数据传送由硬件完成D.中断I/O方式适用于所有外部设备，DMA方式仅适用于快速外部设备选D分析：中断处理方式：在 I/O设备输入每个数据的过程中，由于无需CPU干预，因而可使CPU与I/O设备并行工作。仅当输完一个数据时，才需CPU花费极短的时间去做些中断处理。因

8、此中断申请使用的是CPU处理时间，发生的时间是在一条指令执行结束之后，数据是在软件的控制下完成传送。而DMA方式与之不同。DMA方式：数据传输的基本单位是数据块，即在CPU与I/O设备之间，每次传送至少一个数据块；DMA方式每次申请的是总线的使用权，所传送的数据是从设备直接送入内存的，或者相反；仅在传送一个或多个数据 块的开始和结束时，才需CPU干预，整块数据的传送是在控制器的控制下完成的。答案D的说法不正确。二填空题（30分）1. 某容量为256MB的存储器由若干 4M X 8位的DRAM芯片构成，该DRAM芯片的地址引 脚和数据引脚总数是（19 ）。解.4MX 8位的芯片数据线应为 8根，

9、地址线应为log24M=22根，而DRAM采用地址 复用技 术，地址线是原来的 1/2，且地址信号分行、列两次传送。地址线数为22/2=11根，所以地址引脚与数据引脚的总数为 11+8=19根。2. CPU存取出一条指令并执行该指令的时间叫（指令周期）,它通常包含若干个（ CPU周期），而后者又包含若干个（时钟周期 ）。3. 反映主存速度指标的三个术语是存取时间、（存储周期）和（存储器带宽）。4. 广泛使用的（ SRAM）和DRAM都是半导体随机读写存储器。前者的速度比后者快，但 集成度不如后者高。5. 某同步总线采用数据线和地址线复用方式，其中地址/数据线有32根，总线时钟频率为66MHz,

10、每个时钟周期传送两次数据 （上升沿和下降沿各传送一次数据），该总线的最大数据传输率（总线带宽）是（528MB/S）。分析：数据线有32根也就是一次可以传送 32bit/8=4B的数据，66MHz意味着有66M个时钟 周期，而每个时钟周期传送两次数据，可知总线每秒传送的最 大数据量为66MX 2 X 4B=528MB所以总线的最大数据传输率为528MB/S6. 若某设备中断请求的响应和处理时间为100ns，每400ns发出一次中断请求，中断 响应 所允许的最长延迟时间为 50ns,则在该设备持续工作过程中，CPU用于该设备的I/O时间 占整个CPU时间的百分比至少是 （25%）。分析.每400n

11、s发出一次中断请求，而响应和处理时间为100ns,其中容许的延迟为干扰 信息，因为在50ns内，无论怎么延迟，每 400ns还是要花费100ns处理中断的，所以该设 备 的I/O 时间占整个 CPU时间的百分比为 100ns/400ns=25%。7. 设浮点数格式为：阶码 5位（含1位阶符），尾数11位（含1位数符）。写出51/128所对 应的机器数。1）阶码和尾数均为原码（x浮=1, 0001; 0.110 011 000 0）, 2）阶码和尾数 均为补码（x浮=1, 1111 ; 0.110 011 000 0） , 3）阶码为移码，尾数为补码（x浮=0, 1111;0.110 011 0

12、00 0 ）。分析：据题意画出该浮点数的格式：阶符1位阶码4位数符1位尾数10位将十进制数转换为二进制：x= 51/128= 0.0110011B= 2-1 * 0.110 011B8. 一个组相联映射的 Cache,有128块，每组4块，主存共有16384块，每块64个字，则主 存地址共（20 ）位，其中主存字块标记应为（ 8 ）位，组地址应为（6 ）位，Cache地16384128址共（7 ）位。218 =16384 64字28= 128 4 26= 4 2 =1289. 对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即（高速缓冲存储器）、（主

13、存储器）、（外存储器 ）。10. 一个较完善的指令系统， 应当有（数据处理）、（数据存储）、（数据传送）、（程序控制） 四大类指令。三简答题（31分）1. 画出计算机硬件组成框图，说明各部件的作用及计算机系统的主要技术指标。（6分）解：计算机硬件组成框图如下：r各部件的作用如下：控制器：整机的指挥中心，它使计算机的各个部件自动协调工作。运算器：对数据信息进行处理的部件，用来进行算术运算和逻辑运算。存储器：存放程序和数据，是计算机实现“存储程序控制”的基础。输入设备：将人们熟悉的信息形式转换成计算机可以接受并识别的信息形式的设备。输出设备：将计算机处理的结果（二进制信息）转换成人类或其它设备可以

14、接收和识 别的信息形式的设备。2解释下列概念： 存储字、存储字长、存储容量、机器字长、指令字长。（5分）解：存储字：一个存储单元所存二进制代码的逻辑单位。 存储字长：一个存储单元所存储的二进制代码的总位数。存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。机器字长：指 CPU次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。指令字长：机器指令中二进制代码的总位数。3说明存取周期和存取时间的区别。（4分）解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：存取周期=存取时间+恢复时间4什么叫刷

15、新？为什么要刷新？说明刷新有几种方法。（6分）解：刷新：对DRAM定期进行的全部重写过程； 刷新原因：因电容泄漏而引起的DRAM所存信息的衰减需要及时补充，因此安排了定期刷新操作； 常用的刷新方法有三种：集中式、分散式、异步式。集中式：在最大刷新间隔时间内，集中安排一段时间进行刷新，存在CPU访存死时间。分散式：在每个读/写周期之后插入一个刷新周期，无CPU访存死时间。异步式：是集中式和分散式的折衷。5.简述中断处理过程。（5分） 答：中断处理过程如下：（1 ）当CPU执行完一条现行指令时，如果外设向 CPU发出中断请求，那么 CPU在满足响应条件的情况下，将发出中断响应信号，与此同时关闭中断

16、（“中断屏蔽触发器”置“ 1 ”）,表示CPU不再接收别的设备的中断。（2）这时，CPU将寻找中断请求源是哪一个设备，并保存CPU自己的程序计数器（PC的内容。然后，将它转移到处理该中断的中断服务程序。（3） CPU保存现场信息，待设备服务完成后，恢复CPU现场信息。这些动作完成后，开放中断（“中断屏蔽触发器”置“0”），并返回到原来被中断的主程序的下一条指令继续执行。6什么叫总线周期、时钟周期、指令周期？它们之间一般有什么关系？（ 5分）解：时钟周期是系统工作的最小时间单位，它由计算机主频决定；总线周期指总线上两个设备进行一次信息传输所需要的时间（如CPU对存储器或I/O端口进行一次读/写操

17、作所需的时间）；指令周期指CPU执行一条指令所需要的时间。三者之间的关系是：时钟周期是基本动作单位； 一个总线周期通常由n个时钟周期组成；而 一个指令周期中可能包含有一个或几个总线周期，也可能一个总线周期都没有， 这取决于该指令的功能。计算题（9分）1一盘组共11片，记录面为20面，每面上外道直径为 14英寸，内道直径为10英寸，分 203道。数据传输绿为 983040B/S，磁盘转速为3600转/分。假定每个记录块记录 1024B， 且系统可挂多达16台这样的磁盘，请给出适当的磁盘地址格式， 并计算盘组总的存储容量。（5分）解：设数据传输率为 C,每一磁道的容量为 N,磁盘转速为r,则根据公

18、式C=N- r,可求得：N=C/r=983040 - （3600/60）=16384（字节） 扇区数=16384 - 1024=16故表示磁盘地址格式的所有参数为：台数16，记录面20,磁道数203道，扇区数16,由此可得磁盘地址格式为：2017 169 84 30台号柱面号盘面号扇区号磁盘总存储容量为：16X 20X 203X 16384=1064304640 （字节）2设机器数字长为8位（含1位符号位），用补码运算规则计算下列各题。（4分）（1）A=9/64,B=-1332，求 A+B。（2）A=19/32, B=-17128，求 A-B。解：（1）A=9/64= 0.001 0010B,

19、 B= -1332= -0.011 0100BA补=0.001 0010, B补=1.100 1100A+B补=0.0010010 + 1.1001100 = 1.1011110 无溢出A+B= -0.010 0010B = -1764（2）A=19/32= 0.100 1100B, B= -17128= -0.001 0001BA补=0.100 1100, B补=1.110 1111 , -B补=0.001 0001A-B补=0.1001100 + 0.001000 仁 0.1011101 无溢出A-B= 0.101 1101B = 93128B综合题（20分）1.设某机器字长为32位，CPU有16个32位通用寄存器，设计一个能容纳64种操作的指令系统。如果采用通用寄存器作为基址寄存器，则RS型指令的最大寻找空间是多大？（ 4分）解：（1）指令格式：16个通用寄存器占4位，64种操作占6位，剩下22位用于存储器地址，则指令格式如下:0PRD £221（2） 采用R位基址寄存器寻址，地址 =（R） + D。当基址最大，D也取最大值时寻址能力 最大，而寄存器是 32位的，故最大地址空间是：232 + 222 = 4GB + 4MB2. 已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M X 8位的DRAM芯片组成该机所允许的最大主存空间