一种基于CMOS亚阈值设计的低失调基准电路

1、    一种基于cmos亚阈值设计的低失调基准电路    苑乔邹光南张胜辉摘 要： 基于工作在亚阈值区域的pmos管，提出一种叠加结构的低失调带隙基准电路。该方法将传统基准电路中倍乘的失调电压转变为均方根的形式，有效降低了基准电路的失调电压。仿真表明该基准电路的输出电压为1.07 v，3范围内的失调电压为6.69 mv，温度特性为21.3 ppm/，psrr为-56 db。该电路在tsmc18工艺下成功流片。关键词： 亚阈值； 叠加结构； 基准电路； 失调电压： tn45?34 ： a ： 1004?373x（2014）05?0149?030 引 言基准

2、电路是集成电路中的重要组成模块，可以为系统提供精确的基准电压和基准电流。利用三级管可以实现精确的基准电路，其准确度主要来源于硅的带隙电压，它的温度系数 1可以减小到ppm/。4 结 论本文在分析传统基准电路失调电源来源的基础上，提出了一种基于工作在亚阈值区域的mos管的叠加结构电路，有效地降低了传统电路的失调电压。由表1可见，在其他各方面指标改变较少的情况下，本电路能够有效地降低失调电压。参考文献1 sansen w m c. analog design essentials m.北京：清华大学出版社，2008.2 allen p e， holberg d r. cmos analog cir

3、cuit design m. usa： oxford university press， 2005.3 常云峰.一种能够精确检测高于带隙基准电压的上电复位电路j.集成电路设计，2012（4）：38?40.4 razavi b. design of analog cmos integrated circuits m. 西安：西安交通大学出版社，2003.5 gray p r， meyer r g. analysis and design of analog integrated circuits m. new york： wiley， 2001.6 blauschild r a， tucci p

4、， muller r s， et al. a new nmos temperature?stable voltage reference j. ieee journal of solid?state circuits， 1978， 13（6）： 767?774.7 tisividis y p， ulmer r w. a cmos voltage reference j. ieee journal of solid?state circuits， 1978， 13（6）： 774?778. 摘 要： 基于工作在亚阈值区域的pmos管，提出一种叠加结构的低失调带隙基准电路。该方法将传统基准电路中倍

5、乘的失调电压转变为均方根的形式，有效降低了基准电路的失调电压。仿真表明该基准电路的输出电压为1.07 v，3范围内的失调电压为6.69 mv，温度特性为21.3 ppm/，psrr为-56 db。该电路在tsmc18工艺下成功流片。关键词： 亚阈值； 叠加结构； 基准电路； 失调电压： tn45?34 ： a ： 1004?373x（2014）05?0149?030 引 言基准电路是集成电路中的重要组成模块，可以为系统提供精确的基准电压和基准电流。利用三级管可以实现精确的基准电路，其准确度主要来源于硅的带隙电压，它的温度系数 1可以减小到ppm/。4 结 论本文在分析传统基准电路失调电源来源的

6、基础上，提出了一种基于工作在亚阈值区域的mos管的叠加结构电路，有效地降低了传统电路的失调电压。由表1可见，在其他各方面指标改变较少的情况下，本电路能够有效地降低失调电压。参考文献1 sansen w m c. analog design essentials m.北京：清华大学出版社，2008.2 allen p e， holberg d r. cmos analog circuit design m. usa： oxford university press， 2005.3 常云峰.一种能够精确检测高于带隙基准电压的上电复位电路j.集成电路设计，2012（4）：38?40.4 razavi

7、 b. design of analog cmos integrated circuits m. 西安：西安交通大学出版社，2003.5 gray p r， meyer r g. analysis and design of analog integrated circuits m. new york： wiley， 2001.6 blauschild r a， tucci p， muller r s， et al. a new nmos temperature?stable voltage reference j. ieee journal of solid?state circuits，

8、1978， 13（6）： 767?774.7 tisividis y p， ulmer r w. a cmos voltage reference j. ieee journal of solid?state circuits， 1978， 13（6）： 774?778. 摘 要： 基于工作在亚阈值区域的pmos管，提出一种叠加结构的低失调带隙基准电路。该方法将传统基准电路中倍乘的失调电压转变为均方根的形式，有效降低了基准电路的失调电压。仿真表明该基准电路的输出电压为1.07 v，3范围内的失调电压为6.69 mv，温度特性为21.3 ppm/，psrr为-56 db。该电路在tsmc18工艺

9、下成功流片。关键词： 亚阈值； 叠加结构； 基准电路； 失调电压： tn45?34 ： a ： 1004?373x（2014）05?0149?030 引 言基准电路是集成电路中的重要组成模块，可以为系统提供精确的基准电压和基准电流。利用三级管可以实现精确的基准电路，其准确度主要来源于硅的带隙电压，它的温度系数 1可以减小到ppm/。4 结 论本文在分析传统基准电路失调电源来源的基础上，提出了一种基于工作在亚阈值区域的mos管的叠加结构电路，有效地降低了传统电路的失调电压。由表1可见，在其他各方面指标改变较少的情况下，本电路能够有效地降低失调电压。参考文献1 sansen w m c. anal

10、og design essentials m.北京：清华大学出版社，2008.2 allen p e， holberg d r. cmos analog circuit design m. usa： oxford university press， 2005.3 常云峰.一种能够精确检测高于带隙基准电压的上电复位电路j.集成电路设计，2012（4）：38?40.4 razavi b. design of analog cmos integrated circuits m. 西安：西安交通大学出版社，2003.5 gray p r， meyer r g. analysis and design of analog integrated circuits m. new york： wiley， 2001.6 blauschild r a， tucci p， muller r s， et al. a new nmos temperature?stable voltage reference j. ieee journal of solid?state circuits， 1978， 13（6）： 767?774.7 tisividis y p， ulmer r w. a cmos voltage reference j. ieee journal of solid?state