基于fpga的fsk调制解调设计

1、摘要fpga是现场可编程门阵列(field programmable gate array)的简称。 它具有可编程逻辑器件现场可编程的灵活性，又有门陈列器件功能强、 高集成度和高速度的优点，因此已在现代通信系统设计中被越来越广泛 的应用。vi1dl语言具有很强的电路描述和建模能力，能从多个层次对数字系统进 行建模和描述，从而大大简化了硬件设计任务，提高了设计效率和可靠 性。论文着重使用vhdl语言对2fsk的调制与解调进行编程。在系统仿真中， 用max+plusii作为仿真平台，对2fsk信号进行了调制解调的仿真。调 制方面用的键控法，解调方面用的相干解调进行解调。基于fpga的2fsk 调制

2、与解调在max+plus ii上实现，通过v11dl语言的编程，生成调制 解调所需要的几个模块，以实现整个2fsk的调制解调系统。本论文共分四章，第一章主要是介绍了 fpga的原理以及它的应用、发展 现状，另外介绍了 vhdl语言的特点；第二章较为详细的讲述了 fsk调制 和解调的原理，其中包括fsk的多种调制和解调，及功率谱密度的特点。 第三章开始对2fsk调制解调系统的各个单元器件进行设计。第四章开头 介绍了 max+plus ii这款软件，接着使用这款软件实现2esk调制解调算 法，其中包括对各个功能模块的算法编程和时序仿真。木设计的目的不是为了产生一种优于前人算法的算法，而是部分使用前

3、 人的算法，在前人算法中加入自己对2fsk调制解调算法的理解，从而产 生能用于本设计的非通用算法。关键词：仿真，2fsk, vhdl, fpgaabstractfpga is the abbreviation for field programmable gate array.lt has the flexibility of field programmable to the programmable logic devices,also have strong function, high level of integration and the advantages of high sp

4、eed,these advantages are same withgate array devices.therefore，it has been more and more widely used in the modern communication system design.vhdl language has strong ability of circuit described and modeling, it can model and describe digital system in multiple levels,simplified the hardware desig

5、n task, to improve the design efficiency and reliability.this paper mainly use the language of vhdl on programming modulation and demodulation of 2fsk. in the system simulation,using max+plus ii，to simulate modulation and demodulation of 2fsk. modulation use keying method, demodulation use coherent

6、demodulation method.based on 2fsk modulation and demodulation of fpga realizing on max+plus ii,through the vhdl language programming, producing some blocks of modulation and demodulation,realizing the whole 2fsk modulation and demodulation system.this thesis in chapter 4,the first chapter is mainly

7、introduces he basic principle of fpga and its application, development situation,also introduces the characteristics of the language of vhdl;the second chapter tells the details of fsk modulation and demodulation basic principle, including various modulation and demodulation method offsk,and power s

8、pectral densitycharacteristics.the third chapter began to design each unit devices of the 2fsk modulation and demodulation.the fourth chapter began to introduce max + plus ii software,using this software to realize the algorithm of 2fsk modulation and demodulation,including programming the algorithm

9、 of the function module and timing simulation.the purpose of the design is not to produce an algorithm that better than previous algorithm,but some of the previous algorithm were used,in the previous algorithm to add my 2fsk demodulation of the algorithm,producing a special algorithms that used on t

10、his thesis.key words : simulation; 2fsk; vhdl; fpga目录摘要iabstract i第一章绪论1fpga 介绍 1vhdl 简介 21.3论文的目标与内容安排3第二章fsk调制解调方法4fsk调制方法411111111 2fsk 与 mfsk 调制 42fsk 调制 82.2.1模拟调频82.2.2键控法92fsk 解调 102.3.1相干解调 102.3.2非相干解调102.3.3过零检测 10第三章2fsk调制解调设计113.1 2fsk调制器设计113.1.1功能模块设计113.1.2波形的降噪133.2 2fsk解调器设计14第四章基于m

11、ax+plus ii的2fsk的调制解调算法141.1.1 max+plusll 软件简介 142.2.2 2fsk调制解调算法 154.2.1 m序列算法15 4.2.2分频器算法16 4.2.3数据选择器算法174.2.4解调器算法184.2.5 2fsk调制解调完整算法20 结束语错误!未定义书签。 致谢错误!未定义书签。参考文献 21 附录i 22附录ii 23附录iii 25附录iv 25第一章绪论1. fpga 介绍fpga是现场可编程门阵列(field programmable gate array)，它有 类似于半定制门阵列的通用结构，即由逻辑功能模块排列成阵列，并由 可编程的

12、互连资源连接这些逻辑功能模块。不同厂家生产不冋型号的fpga都有各自的特色，就结构来分析，基本由3部分组成，即可编辑逻辑块(clbconfigurablelogic block),输入输出单元(i0bi/o block)和可编程连线(irinterconnect resource) <> 常见 fpga 的结构主要有 3中类型：查表结构，多路开关结构，多极与非门结构。查找表型fpga的结构查找表型fpga可编程逻辑块是查找表，由查找表构成函数发生器，通过 查找表来实现逻辑函数。査找表的物理结构是静态存储器(sram)。输 入项的逻辑函数可以由有一个8位容量的sram实现，函数值存放

13、在sram 屮，sram的地址线起输入线的作用，地址即输入的变量值，sra1的输 出为逻辑函数值，由连线开关与其他功能模块连接。査找表结构函数的功能非常强。多个输入的査找表可以实现多个输入项 的组合逻辑函数，这样的函数有许多。用查找表实现逻辑函数时，把对 应函数的真值表预先存放在sram中即可实现相应的函数运算。多开关型fpga结构在多路开关型fpga中，可编辑模块是可配制的多路开关。利用多路开关 的特性对多路开关的输入和选择信号进行配制，接到固定电平或输入信 号上，从而实现不同的逻辑功能。多路开关型fpga的代表是actel公司 的act系列fpga。在分析多路开关型结构时，必须选择一组2选

14、1多路开关作为基本函数， 然后再对输入变量进行配制，以实现所需的逻辑函数。多路的开关 结构中，同一函数可以用不同的形式来实现，取决于选择控制信号和输 入信号的配置。多极与非门型fpga结构采用多极与非门结构的器件是altera公司的fpga。altera公司的与非 门结构基于一个“与-或-异或“逻辑块。altera公司的fpga的多极与非 门结构同pld的与或阵列很类似。在多极与非门结构中的与门是可编辑的，它起着逻辑连接和布线的作用， 而在其他算术功能方面，fpga采用了逻辑单元阵列lca (logic cell array)这样一个新概念，内部包括可配置逻辑模块clb (configurab

15、lelogic block)、输入输出模块iob (i叩ut output block)和内部连线 (interconnect)三个部分。fpga的特点主要有：1、采用fpga设计asic电路，用户不需要投片生产，就能得到合用的芯 片。2、fpga可做其它全定制或半定制asic电路的中试样片。3、fpga内部有丰富的触发器和i / 0引脚。4、fpga是asic电路中设计周期最短、开发费用最低、风险最小的器件 之一。5、fpga采用高速chm0s工艺，功耗低，可以与cmos、ttl电平兼容。 可以说，fpga芯片是小批量系统提高系统集成度、可靠性的最佳选择之ofpga是由存放在片内ram中的程

16、序来设置其工作状态的，因此，工作时 需要对片内的ram进行编程。用户可以根据不同的配置模式，采用不同 的编程方式。加电吋，fpga芯片将eprom中数据读入片内编程ram中，配置完成后， fpga进入工作状态。掉电后，fpga恢复成a片，内部逻辑关系消失， 因此，fpga能够反复使用。fpga的编程无须专用的fpga编程器，只须 用通用的eprom、prom编程器即可。当需要修改fpga功能时，只需要一 片eprom即可。这样，同一片fpga,不同的编程数据，可以产生不同的 电路功能。因此，fpga的使用非常灵活。fpga有多种配置模式：并行主模式是一片fpga加一片eprom的方式；主从模式

17、可以支持一片prom编程多片fpga；申行模式可以采用串行prom 编程fpga;外设模式可以将fpga作为微处理器外设，由微处理器对其 编程。由于fpga具有可编程逻辑器件现场可编程的灵活性，又具有门陈列器 件功能强、高集成度和高速度的优点，因此在要求功能越来越强，体积越来越小，功耗越来越低的现代通信系统设计中被越来越广泛的应 用。2. vhdl 简介硬件描述语言(hdlhardware description language)是一种用 丁设计 硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的逻 辑功能、电路结构和连接形式，与传统门级描述方式相比，它更适合大 规模系统的设计。v

18、11dl语言可读性强，易于修改和发现错误。早期的硬 件描述语言，如abel-11dl、aiidl,由不同的eda厂商开发，互不兼容， 而且不支持多层次设计，层次间翻译工作要由人工完成。为y克服以上 不足，1985年美国国防部正式推出丫 vi1dl(very high speed ic hardware description language)语言，1987 年 ieee 采纳 viidl 为硬件 描述语言标准(ieee std-1076)。vhdl语言的全称是“超高速集成电路硬件描述语言”，它是一种全方位 的硬件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个设计 层次，支持结构、数据流

19、、行为三种描述形式的混合描述，vhdl是一 种独立于实现技术的语言，它不受某一特定工艺的束缚，允许设计者在 其使用范围内选择工艺和方法。为了适应未来的数字硬件技术，vhdl还 提供了将新技术引入现有设计的潜力。vhdl语言的最大特点是描述能力 极强，覆盖了逻辑设计的诸多领域和层次，并支持众多的硬件模型。 此外，vhdl较其他的硬件描述语言有如下优越之处：1、支持从系统级到门级电路的描述，同时也支持多层次的混合描述； 描述形式可以是结构描述，也可以是行为描述，或者二者兼而有之。2、既支持自底向上的设计，也支持自顶向下的设计；既支持模块化设 计，也支持层次化设计；支持大规模的设计。3、既支持同步电

20、路，也支持异步电路，既支持同步方式，也支持异步 方式。4、数据类型丰富，既支持预定义的数据类型，乂支持自定义的数据类型; vhdl是强类型语言，设计电路安全性好。5、支持传输延迟和惯性延迟，可以更准确地建立复杂的电路硬件模型。6、支持过程与函数的概念，有助于设计者组织描述，对行为功能进一步 分类。7、提供了将独立的工艺集中于一个设计包的方法，便于作为标准的设计 文档保存，也便于设计资源的重复使用。8、v11dl语言具有很高的精确性，并提供了向设计传送环境信息的能力。9、vhdl语言的断言语句可用来描述设计本身的约束信息，支持设计在 描述中的书写错误和特殊约束，便于模拟调试，而且为综合提供了重要

21、 信息。1.3论文的目标与内容安排fpga 就是现场可编程门阵列(field programmable gate array)， 它具有类似于半定制门阵列的通用结构，即由逻辑功能块排列成阵列组 成，并由可编程的互连资源连接这些逻辑功能块来实现所需的设计由于 fpga具有可编程逻辑器件现场可编程的灵活性，又具有门陈列器件功能 强、高集成度和高速度的优点，因此在要求功能越来越强，体积越来 越小，功耗越来越低的现代通信系统设计屮被越来越广泛的应用。本论文就是用fpga來实现2fsk的调制解调算法。本论文用fpga的开发 平台max+plusii来实现整个仿真系统，具体内容有：m序列（伪随机序列） 的

22、产生；分频器的设计；数据的选择控制，具体调制模块的设计和正弦 信号的产生几部分。在max+plus ii中实现2fsk系统时，主要采用图形输入和文木输入（vhdl 语言编程）相结合的方式进行，具体的模块设计都是采用vhdl语言编写， 整个系统的实现则是采用图形输入。在设计中，也存在一些误差问题，比如系统延迟问题，仿真出现毛刺， 由于所有的仿真也都是在理想状态下进行的，这些问题在这篇论文中都10 0 1 基带信号_ask信号ask信号fsk信号没有进行深入讨论，这是以后对2fsk的fpga实现需要继续研究的问题。第二章fsk调制解调方法2. fsk调制方法2fsk 与 mfsk 调制fsk又称频

23、移键控，它是利用载频频率的变化来传递数字信息。fsk是信 息传输中使用得较早的一种调制方式，它的主要优点是：实现起来较容易，声与p(1'_p)在中低速数据传输中得到了广泛的应用。f 、平、2fsk信号1概率为p p) ask信号的和。图2-1 2fsk波形2fsk是二进制频移键控，2fsk信号的“0”符号对应于载频0,而“1” 符号对应于载频o2。所以2fsk信号可利用一个矩形脉冲序列对一个载波 进行调频而获得。根据以上2fsk信号的产生原理，己调信号的数学表示式为e0 =2 a"g (t-nts) cos (彳+o n) +2 ang (t-nts) cos ( w 2t+

24、 0 n)(2-1)式中g(t)为单个矩形脉冲，脉宽为ts (2-2)oi是fln的反码(2-3)&分别为第个信号码元的初相位 由于多进制数字调制是使被调参数在一个码元间隔内有多个可能取值，因此与二进制数字调制和比，多进制数字调制具有以下两个优点：(1) 在相同的码元传输速率下，多进制系统的信息传输速率显然比二进制 的高。(2) 在相同的信息传输速率下，由于多进制码元传输速率比二进制的低， 因而多进制信号码元的持续时间要比二进制的长。显然，增大码元宽度，就会增加码元的能量，并能减少由于信道特性引 起的码间干扰的影响等。正是基于这些特点，使多进制调制方式得到了汫换串变入输-$k路 逻电门

25、电路检波器带通fm®辑电路抽样判决器广泛的应用。mfsk是多进制数字频率调制，简称多频制。它基木上是二进制数字 频率键控方式的直接推广，其组成方框图如下：图2-2多频制系统的组成方框图绝大多数的多频制系统，可用上图表示。图中，串并变换器和逻辑电路 将一组输入二进制码转换成有多种状态的多进制码。当某组二进制码到來时，逻辑电路的输出一方面打开相应的一个门电路，让与该门电路相应载两務疇茬体诲邊矜街关闭其余所有的门电路。a(/) = l"/4p.vl(/+ /,) + l/4pv2(/- /2)+ ps2(f+ a)1 (2-8)组组二进制码输入时，经相加器送出的便是一个多进制频率

26、键按的波形。 多频制的解调部分由多个带通滤波器、包络检波器及一个抽样判决器的 冇关逻辑电路组成。各带通滤波器的中心频率就是多个载波的频率。因 而，当某一载频到来吋，只有一个带通滤波器有信号通过，而其他带通 滤波器只有噪声通过。抽样判决器的任务是在给定吋刻上比较各检波器 输出的电压，并选出最大者作为输出。mfsk信号带宽s fsk =h cl_ nn二，bmfsk=fm -fi + af(2-4)2.1.2 fsk信号功率谱密度我们把二进制频移键控信号看成是两个幅移键控信号相叠加的结果，即 其中如果sl(t)的功率谱密度为psl(f); s2(t)的功率谱密度为ps2(f),利用平 稳随机过程经

27、过乘法器的结论，上式可以整理为如下形式：核心问题：pv,(/) = 0与2ask信号表达式中的s (t)相同，pss/)= p)k(/)|2 + /,2p(i-p)2|(o)p(/)=y>(i- p)|g(/)|2+(i- p)v(/)(2-9)prsk =+ 卜(，+ /.)|2+lo-js(/-/2)rs|2 + |s«(/ + /2)rj2+利/-/1) + 利/ + /1)+士利/-/2) + 列/ + /2) (211)lolopsaf、= />(1- 7)|(/)|2 + p2(f)(2-10)当p=l/2时2fsk功率谱密度的特点如下：1、2fsk信号的功率

28、谱由连续谱和离散谱两部分构成，离散谱出现在a 和立罝；2、功率谱密度中的连续谱部分一般出现双峰。若两个载频之差丨/； _f2| fs,则出现单峰；3、所需传输带宽b,sk= _a|+2fs2.2 2fsk 调制 2.2.1模拟调频2fsk信号可利用一个矩形脉冲序列对一个载波进行调频而获得，这是频 率键控通信方式早期采用的实现方法，被称为模拟调频。用模拟调频法时，由于(心与改变时，eq(t)相位是连续的，故on、gn不仅与第/7 个信号码元有关，而且on与en之间也应保持一定的关系。二进制醐娜谢鵬 2fsk输出 图2-3模拟调频戟波f,载波f2-:进制数据2.2.2键控法键控法是利用受矩形脉冲序

29、列控制的开关电路对两个不同的独立频率源 进行选通。一般来说，键控法得到的on、是与序列ri无关的，反映 在ejt)上，仅表现出，与2改变时e0(t)相位是不连续的。图2-4键控法理论上数字调制与模拟调制在本质上没有什么不同，它们都是属正弦波调制。 但是，数字调制是调制信号为数字型的正弦波调制，而模拟调制则是调制信号 为连续型的正弦波调制，因而，数字调制具有由数字信号带来的一些特点。这 些特点主要是：第一，数字调制信号的产生，除把数字的调制信号当作模拟信号的特例而直接 采用模拟调制方式产生数字调制信号外，可以采用键控载波的方法。第二，对于数字调制信号的解调，为提高系统的抗噪声性能，通常采用与模拟

30、 调制系统中不同的解调方式。宽脉冲低通限幅一微分> 整流4发生滤波器2.3 2fsk 解调2fsk信号常用的解调方法为相干解调和非相干解调，另外还有鉴频法等。2.3.1相干解调相干解调主要和带通 率与和位和pnm滤波器 原理图如下输入丄ww鋼 乘法器木地载波f2低通滤波器'言号进行正交，只有当频抽样脉冲抽样 输出 判决器本地载包络 +波fl*检波器 低通-滤波器一乘法1，滤波器输入y抽样脉冲抽样 判决器a带通包络滤波器检波器图2-5相干解调原理图2.3.2非相干解调非和干解调与相干解调不同，它是利用脉冲检测已调信号的周期，以 区分己调信号的高低电平，从而判断己调信号。原理图如下：

31、图2-6非和干解调原理2.3.3过零检测数字调频波的过零点数随不同载频而异，故检出过零点数可以得到关于 频率的差异。这就是过零检测的基本思想，其原理如图所示。输入信号 经限幅后产生矩形波序列，经微分整流形成与频率变化相应的脉冲序列, 这个序列就代表着调频波的过零点。将其变换成具有一定宽度的矩形波， 并经低通滤波器滤除高次谐波，便能得到对应于原数字信号的基带脉冲 信号。图2-7过零检测原理图第三章2fsk调制解调设计3.1 2fsk调制器设计整个2fsk调制部分分为五个部分，分别是：分频器，m序列产生器， 数据选择器，2fsk跳变检测部分，正弦信号产生器。整个系统的输入时钟，在硬件中是由晶体震荡

32、器完成的。将分频器接入这个时 钟，分频器产生的系统的输入时钟、4倍频和16倍频分别输入数据选择器和m 序列产生器，并和m序列产生器产生的码元信号一起完成对频率的选择，再经 过跳变检测，这吋产生的矩形波通过正弦信号产生器，变成调制信号。3.1.1功能模块设计1分频器在数字逻辑电路设计屮，分频器是一种基本电路。通常用来对某个给定频率进 行分频，以得到所需的频率。整数分频器的实现非常简单，可采用标准的计数 器，也可以采用可编程逻辑器件设计实现。但在某些场合k,时钟源与所需的 频率不成整数倍关系，此吋可采用小数分频器进行分频。f0/(n-0.5)f0/(2n-l)异或门模ii计数器 2分频器 阁3-1

33、分频器如上图，分频系数为n-0. 5的分频器电路可由一个异或门、一个模n计 数器和一个二分频器组成。在实现时，模n计数器可设计成带预置的计 数器，这样可以实现任意分频系数为n-0. 5的分频器。2 m序列产生器n级线性移位寄存器，经过适当的抽尖反馈和模2加法器能产生序列的最大可能周期是p=2w-l,这样的序列叫最长线性反馈移位寄存器序列或m 序列。m序列具有许多优良特性，是最常采用的扩谱码序列。它具有如 下性质：序列的平衡性：m序列一个周期中“1”的个数比“0”多1,且1 的个数为2n' 0的个数为2nh-l。移位可加性：某个m序列同相移为任意值的同一 m序列的模2加是另 一相移的m序

34、列。在周期为p=2"-l的m序列中，总共冇2个游程，冇一个长度为nclkclk-clk信号时钟的1游程，一个长度为n-1的0游程。在实际工程应用中，m序列既可以用硬件产生，也可以用软件产生，然 后存在rom中通过和应的时钟同步输出。在硬件中可使用移位寄存器来 产生。m序列的显著待点是：随机特性；预先可确定性；循环特性，从而在通 信领域得到了广泛的应用。在这里用一种带有两个反馈抽头的3级反馈移位寄存器得到一串“1110010”循环序列，并采取措施防止进入全“0”状态。通过更换时 钟频率，是可以方便地改变输入码元的速率的。 m序列产生器的电路结构如图。图3-2 m序列产生器3数据选择器数

35、据选择器的功能：在多个通道屮选择其屮的某一路，或多个信息屮选择其屮 的某一个信息传送或加以处理。数据分配器的功能：将传送来的或处理后的信息分配到各通道去。在木设计中，数据选择器用于选择正弦波产生器的两个输入时钟，一个 频率为4hihz,此时正弦波产生器产生一个1 mhz的正弦波，代表数字信 号“1”另一个频率4mhz,此时产生一个250khz的正弦波信号，代表数 字信号“0”。当信号为1时，波形与fl相同，说明数据选择器选择了 fl这路数据。 当信号为0时，波形与f2相同，说明数据选择器选择了 f2这路数据。 跳变检测将跳变检测引入正弦波的产生中，可以使每次基带码元上升沿或下降沿 到来时应输出

36、波形位于正弦波形的0和位处，此电路的设计主要是便于 观察，确保示波器上成为一个连续的波形。棊带信号的跳变检测可以有很多方法，下图为一种便于在可编程逻辑器基带码元异或门* dq>跳变输出clk吋钟信号件屮实现的方案。阁3-3信号跳变检测电路4正弦信号产生用数字电路和dac变换器可以产生要求的模拟信号。根据抽样定理可知, 当用模拟信号最大频率2倍以上的速率对该模拟信号采样时，便可将模 拟信号不失真地恢复出来。本例要求得到的是2个不同频率的正弦信号, 实验中对正弦波每个周期采样10个点，即采样速率为原正弦信号频率的 10倍，因此完全可以在接收端将原正弦信号不失真地恢复出來，从而可 以在接收端对

37、fsk信号正确地解调。每个采样点采用8位量化编码，即8位分辨率。采样点的个数与分辨率 的大小主要取决于cpld/fpga器件的容量，其中分辨率的高低还与dac 的位数有关。实验表明，釆用8位分辨率和每周期10个采样点可以达到 理想的效果。3. 1.2波形的降噪两个不同频率的载波对基带信号进行调制。这个2fsk信号的波形也正确 的表示出基带信号ni序列的值“1110010”1) fir滤波器数字滤波器是指输入、输出均为数字信号，通过一定运算关系改变输入 信号所含频率成分的相对比例或者滤除某些频率成分的的器件。f1r滤波inxco-(3-4)x(n)z1z器是有脉冲响应的滤波器。fir滤波器是一种

38、lti数字滤波器，它的基木结构是一个分节的延时线, 把每一节的输出加权累加，得到滤波器的输出。数学上表示为：2) fir滤波器的设计在这里，是利用频率采样来对fir滤波器进行设计的。设待设计的滤波器的传输函数用表示，对o =0到2 n之间等(3-3)h(n)=h “o '、fsk 带通滤波间隔采样na,得到hd(k)再对n点hd (k)进行idft,得到h(n)，式中，h (n)为所设计的滤波器的单位取样响应，其系统函数h(z)为式(3-4)适合ftr直接型网络结构。图3-4 fir直接型网络结构3.2 2fsk解调器设计载波信号经过带通滤波后整形形成宽带不同的方波，这些方波代表不同的

39、码元; 鉴频器确定对应载波频率，根据频率判决对应码元，实现fsk解调涉及的技术 问题比调制难度大，一般要使用带通滤波器、倍频器、锁相环等，电路较为复 杂。(非本设计主要内容)图3-5 fsk解调方框图第四章基于max+plus ii的2fsk的调制解调算法1 max+p i us ii 软件简介max+plus ii 的全称 multiple array matrix and programmable logic user system ii ,它的屮文全称是复阵列矩阵及可编程逻辑用户系统。max+plus ii 是altera公司专门为研制pld而开发的软件。从最初的第一代a+plus,第二

40、代max+plus，发展到第三代max+plus ii, altra公司的开发工具软件不断完 善。max+plus ii的版本不断升级，功能也越來越强大。max+plus ii是一个完全集成化的可编程逻辑设计环境，能满足用户各种各样 的设计需要。它支持akera公司不同结构的器件，可在多种平台上运行。 max+plus tt具有突出的灵活性和高效性，为设计者提供了多种可自由选择的 设计方法和工具。丰富的图形界面，可随时访问的在线帮助档案，是用户能够 快速轻松地掌握和使用max+plus ii软件。同时，强大的功能能极大地减轻设 计者的负担，使设计者可以快速完成所需设计。使用该软件，用户从开始设

41、计 逻辑电路到完成器件下载编程一般只需数小时时间，其中设计的编译时间仅需 数分钟。max+plus ii有很多特点：1广泛的应用范围。max+plus ii除支持altera公 司的器件外，对别的公司的pld器件也有很好的支持2与器件独立。max+plus ii提供了与器件结构独立的设计环境和综合能力，用户可以在设计过程屮不考 虑具体的结构；3通用性强；4兼容性好；5集成度与自动化程度高；6拥有强 大的帮助系统；7易学易用，max+plus tt是高度集成的工具，提供丰富的图形 用户接口，软件界面新颖友好，通过短时期学习就能熟练掌握。max+plus ii具有开放的界面，提供丰富的逻辑功能库供

42、设计人员调用，还具 有开放核的特点，允许设计人员添加自己的宏功能模块。充分利用这些逻辑功 能模块，可以减轻设计的工作量，成倍缩短开发周期。max+plus 11软件支持各种hdl语言设计输入。在本设计中，主要就是用vhdl 语言进行编程的。4.2 2fsk调制解调算法4. 2. 1 m序列算法m序列算法部分vhdl程序如下(完整程序见附录i ):signal a： std一logic一vector(2 downto 0);beginprocess(start)beginif(start'event and start=t) then上升沿检测a(0)<=a ； a(l)<=

43、a(2);end if； end process； process(start)beginle:delay matrix60.0us80.0us100.0ns120.0us140.0us160.ous 180.ousstartif(startevent and start-t) then a(2)<=(a(l) xor a(o) or (not (a(o) or a(l) or a(2)；end if；end process； y<=a(0):本程序的算法是：每次检测上升沿，移动中间变量a的每一位，并经过简单的“异或”，“或” 运算得到m序列，产生的信号为“1110010”。使用m

44、ax+plusll软件的vhdl文本输入功能并进行时序仿真，得到如下仿真图: 图4-1 m序列仿真高电平代表信号1，低电平代表信号0，同步信号start频率为lookhz。 由图可以看出产生的ni序列为1110010，周期是70ns; a是中间变量。对波形进行延时分析，如图：图4-2 m序列仿真延时由图可知，m序列信号较同步信号有10. 9ns的延时。4.2.2分频器算法分频器算法部分vhdl程序如下(完整程序见附录ii):process(clk)beginif (clkevent and elk = t)then if (count 1 = nlllln) then-4 位二进制计数器cou

45、nt 1 <= (others =o)；一计数清零elsecount 1 <= count 1 + 1;end if ;end if ;end process;姆-i57.0us57.1 us57.2us57.3usfi6 门nt4 _ n n n - n n n process(clk)begin-占空比 1/16if (clk'event and clk= v ) then if(countl = ”lllln) then-满足条件给 f 16 赋值fl6 <= t ;elsefl6 <= v ;end if ;end if ;end process;本程序

46、的算法是：每次检测上升沿，计数器加1,加到1111时清零，并赋值1给fl6,还 没加到1111，则赋值0给fl6,这样就产生了占空比为1/16的频率， 并且频率由时钟的16分频得来。本设计要求频率可变，占空比可变。为满足耍求，只需将程序中的2进制数改变，即可实现不同频率与不同占空比 的变化。为简便起见，这里只仿真设计所需的一部分。使用max+plusll软件的vhdl文本输入功能并进行时序仿真，得到如卜'仿真图： 阁4-3分频器仿真时钟信号频率80mhz，由图可以看出fl6占空比是1/16,频率为5mhz, f4占空 比是1/4,频率为20mhz; count 1, coune2为计数

47、器，都是中间变量。对波形进行延时分析，如阁：图4-4分频器仿真延时由阁可知：f4, f 16较时钟信号延时6. 7ns，接近半个周期。4.2.3数据选择器算法数据选择器算法部分vhdl程序如下(完整程序见附录111):y2f1zprocess(f 1, f2, y)beginif(y=,o,) then z<=f2 ;频率选择else z<=fl; end if;end process;本程序算法十分简单：当基带信号为高电平时选择fl,低电平是选择f2。本设计虽未要求相位连续, 但是为美观起见，使用的信号有一定的倍数关系。使用max+plusll软件的vhdl文木输入功能并进行时序

48、仿真，得到如下仿真 图：图4-5数据选择器仿真由图可以看出，基带信号为高电平时选择了 fl，低电平是选择了 f2, fi周期 为5ns, f2周期为20ns,基带信号周期100ns。对波形进行延时分析，如阁：图4-6数据选择器仿真延时 由图可知：调制信号较fl延时7. 5ns,较f2延时7. 3ns,较基带信号延时7. 5ns4.2.4解调器算法解调器算法部分vhdl程序如下(完整程序见附录iv):process(start)beginif startevent and start = '1 then ca <= 0; end if;end process;process(z)b

49、eginif zevent and z = t then ca <= ca + 1;25.0us20 ous30 ous40 ous50 ousstartz60 ous70 ousmbman_ilend if;end process;process(start)beginif startevent and start = o then cb <= ca;end if;end process;process(cb)begincase cb is when 3 =y <= r;when 4 => y <= t;when 5 =y <= *r;when other

50、s => y <= *0*;end case;end process木程序的算法是：系统检测同步信号上升沿，同时计数器清零；当调制信号处于上升沿时，计数 器开始计数，每次上升沿时，计数器加1;当系统检测同步时钟的下降沿时， 检测计数器的数值，当计数器为0, 1，2时，基带信号被赋值为0;当计数器 为3, 4，5时，基带信号被赋值1。使用max+plusll软件的vhdl文本输入功能并进行时序仿真，得到如卜'仿真图: 图4-7解调器时序仿真 由图可以看出：高频率对应的基带信号是高电平，低频率对应的基带信号是低电平 对波形进行延时分析，如图：图4-8解调器仿真延时由阁可知：基带

51、信号y较同步信号start和调制信号z延时5us，即解调后的 基带信号延时同步信号半个周期；与设计相符。me:100.ous150.ous7rrimm川 uumilllllllllllllllllllllllllllliliilllhil llllllllllllf4f42fllllklmelklllliii分频器数据选择器解调器4.2.5 2fsk调制解调完整算法上面己经将各个主要器件进行了仿真，本节主要是将各器件组合在一起，进行 2fsk整体仿真。使用max+plusii的原理图输入功能，将各个器件用导线连接；由于先前在仿真 过程中，系统自动生成了元器件，只需使用enter symbol功

52、能，将器件调出即 可连线。下图是各器件端口连接示意图：图4-9端口连线由于程序中己定义了端口名，故上阁的端口名不做修改。下面对2fsk调制解调进行第一次完整仿真。参数设置：同步信号start为lookhz；时钟信号elk为4mhz；频率1 （即f4）为lmhz ,占空比1/4;频率2 （即fl6）为250khz，占空比1/16;基带信号y （即m序列）为1110010。下面是仿真图：图4-10 2fsk调制解调时序仿真由图可以看山：2fsk的调制解调非常成功，基带信号的调制很理想，其解调也 很完美，调制前与解调后波形完全一致。由于设计要求频率与占空比可变，故下面对2fsk调制解调进行第二次完整

53、仿 真。参数设置：同步信号start为loohz；时钟信号elk为40khz；频率1 （即f4）为lokhz ,占空比1/2;频率2 （即fl6）为250hz ,占空比1/2;基带信号y （即m序列）为1110010。下面是仿真图：图4-11 2fsk调制解调时序仿真由图可以看出：2fsk的调制解调同样非常成功，基带信号的调制很理想，其解 调也很完美，调制前与解调后波形完全一致。至此，基于fpga的2fsk调制解调设计全部结束。参考文献徐志军，徐光辉cpld/fpga的幵发与应用电子工业出版社，2002刘凌胡永生数字信号处理的fpga实现清华大学出版社，2003hans gustat . fr

54、ank herzel integrated fsk demodulator with very high sensitivity 2003周昊，宋文涛，罗汉文一种基于d d s的软件无线电调制方案清 华大学出版社2002褚振勇，翁木云fpga设计及应用西安电子科大出版社2002罗上兵、孙禅、张捷，通信系统仿真设计，匹安电子科技大学出版社，2001郝莉、贾蓓莉，现代通信原理，2002隗永安现代通信原理西南交通大学出版社2000丁玉美高四全，数字信号处理，四安电子科大出版社，2000樊昌信等，通信原理（第5版）哈尔滨工业出版社，2001黄再银.fpga的工作原理及其应用.电子世界，2003mich

55、ael d. ciletti. advanced digital design with the verilog hdl, publishing house of electronics industry 2004王金明.数字系统设计与verilog hdl.电子工业出版社，2005谭会生，张昌凡.eda技术及应用.西安电子科技大学出版社，2004pan song application foreground of cpld/fpga in electron designon technology apply publishing house of electronics industry 2

56、002lu shao-qiang. fpga will gradualy replace astcandasspj. electron production world, 2000杨守良.matlab/simulink在fpga设计中的应用.微计算机信息报2005陈华鸿频移键控(fsk)及其最新应用2000段吉海.黄智伟基于cpld/fpga的数字通信系统建模与设计2004徐慧.徐锋2esk信号产生器的fpga设计期刊论文-现代电子技术2005尹常永h)a技术与数字系统设计2004刘爱荣，王振成.h)a与cpld开发应用简明教程北京清华大学出版社 2007吴海涛，梁迎春，陈英俊.基于fpga的全数字fsk调制解调 器设计.现代通信技术，2007隗永安著，现代通信理论.成都：两南交通大学山版社，2