EDA60进制计数器设计

1、eda技术课程实验报告学生姓名：所在班级：指导教师：记分及评价：报告满分3分得分一、实验名称实验6： 60进制计数器设计二、任务及要求【基本部分】1、在quartusii平台上，采用文本输入设计方法，通过编写vhdl语言程序，完成60 进制计数器的设计并进行时序仿真。2、设计完成后生成一个元件，以供更高层次的设计调用。3、实验箱上进行验证。【发挥部分】在60进制基础上设计6进制计数器，完成时序仿真。三、实验程序i ibrary ieee;use i eee std_iog i c_1164. all;use i eee std_iogi c_uns i gned all;entity s i

2、xth i sport(elk:in std_logic;co:out std_logic;一一j in weiqh:buffer std_logic_vector (3 downto 0);sh i we iqi:buffer std_logic_vector (3 downto 0);ge we iend entity sixth;arch i tecture art of s i xth i sbeginco<='r when (qh=n0101 "and ql=h1001 “)e i se' 0 ；process (c i k)beginif (clk=

3、,1,)thenif (qi=9)thenqluoooo” ；i f (qh=5)thenqhuoooo”；qh<=qh+1;end if;ql<=ql+1；end if;end if;end process;end architecture art;四、仿真及结果分析17 35 n$ | portei:1 62”irteival:siart:endq-ksovludn.35edelk工coai 0a i1(±1 qa 0a$ie( time barp ps 320.0 ns 840.0 ns 9b0.0 ns 1.2? us1t35 as1 6 us1.9? us 2.

4、24 us 2.56 us 2.88 us 3. us 3.% g 3.s4 us<utin10图6160进制计数器仿真图用viidl语言实现一个六十进制计数器，该计数器有计数使能端en,清零端ch和 进位输出端coo档en=l时，计数器正常计数；当clr=l时，计数器清零。最后在试 验箱上仿真，数码管显示了 0到59,则60进制计数器完成。五、硬件验证1、选择模式：2、引脚锁定情况表：node、4amedrecw-ocatervobykvrsf groupgstondordrwerzgroupi 3rent"e8stew rateinputoutputoutput刁wpin

5、t19p1njc21pl>5)pwj18 pin j19p1nj22pin.h2c蚯/sb2.n2z5v(def«jt)bs n115v：defedt)b6.n2z5v(dedt)e6j41z5vb6.n2z5v :defadt)e6.n125、d)e6j422.5v :defadt)66 n225y (defadt)e6.n1z5vfdedt)e6j41z5y；defajt)hhx.o.feojq3.o.如.0a(3.o8ma(defedt) sma (default)sma:smafadtl 沁 gjt)8ma (defauit) sma (default) ama(def

6、ajt)kdeftdt) 2(defadt)2(*&h)2(defadt)2 (default)2(defit)2(dedt)六、小结1、六进制程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity six is port(clk,en,clr:in std_logic;co:out std_logic;jin weiqh:buffer stdogic_vector(3 downto o);-shi wei end entity six;architecture art of s

7、ix isbeginco<=frwhen(qh=h0101” and en-lelsev;process(clk)beginif( clr='0')then qh<=n0000h;elsif(clk*event and elk-l')then if(en=!r)then if(qh=5)then qh<=,0000,'elseqhv二qh+1; end if;end if;end if;end process;end architecture art;2、六进制仿真结果图6-2 6进制计数器仿真图3、总结这次实验仿真了六十进制计数器运用到了 qwrtush软件。通过学习设计，初步 掌握了 quartusli软件的使用并且深入地体会到vhdl语言的广泛应用。这次实验让我 感觉收获颇多，一方面培养了我用自己的专业知识解决问题的能力，进一步理解了理论 必须运用于实际的重要性，加深了我对这门课程及专业知识的理解，对以后的工作学习 牛活都有很大的意义；另一方面我也发现自己很