组合逻辑集成电路实用教案

1、会计学1组合组合(zh)逻辑集成电路逻辑集成电路第一页，共57页。第1页/共57页第二页，共57页。第2页/共57页第三页，共57页。第3页/共57页第四页，共57页。第4页/共57页第五页，共57页。第5页/共57页第六页，共57页。图3.4 74283(a)逻辑(lu j)符号 (b)外引线图第6页/共57页第七页，共57页。第7页/共57页第八页，共57页。第8页/共57页第九页，共57页。第9页/共57页第十页，共57页。图3.5 二进制8线3线编码器 第10页/共57页第十一页，共57页。第11页/共57页第十二页，共57页。第12页/共57页第十三页，共57页。第13页/共57页第

2、十四页，共57页。端为选通输入端，端为选通输入端，当当时，编码器时，编码器为扩展(kuzhn)端，表达式为第14页/共57页第十五页，共57页。第15页/共57页第十六页，共57页。第16页/共57页第十七页，共57页。编码器输出(shch)逻辑函数式为 第17页/共57页第十八页，共57页。图3.8二十进制优先编码器(a) 逻辑符号(fho) (b) 外引线图第18页/共57页第十九页，共57页。第19页/共57页第二十页，共57页。第20页/共57页第二十一页，共57页。图.9译码器的逻辑图 第21页/共57页第二十二页，共57页。图.10 的逻辑符号(fho)和外引线图 (a)逻辑符号(

3、fho) (b)外引线图第22页/共57页第二十三页，共57页。第23页/共57页第二十四页，共57页。第24页/共57页第二十五页，共57页。0_C_BSTST第25页/共57页第二十六页，共57页。ASTAST第26页/共57页第二十七页，共57页。第27页/共57页第二十八页，共57页。 3.3.2 二十进制译码二十进制译码器器二十进制译码器二十进制译码器是一种可将是一种可将10个个BCD代代码译成码译成10个高、低电平个高、低电平输出信号的组合逻辑电输出信号的组合逻辑电有对应的输出端。这六有对应的输出端。这六组代码称为伪码，当伪组代码称为伪码，当伪码输入码输入(shr)时，输出时，输出

4、端均为无效电平，故二端均为无效电平，故二十进制译码器具有拒十进制译码器具有拒绝伪码的功能。绝伪码的功能。第28页/共57页第二十九页，共57页。第29页/共57页第三十页，共57页。图3.12半导体数码管第30页/共57页第三十一页，共57页。第31页/共57页第三十二页，共57页。第32页/共57页第三十三页，共57页。图.3液晶(yjng)显示器的结构及符号 第33页/共57页第三十四页，共57页。第34页/共57页第三十五页，共57页。 图3.14用异或门驱动(q dn)液晶显示器 第35页/共57页第三十六页，共57页。图3.15 七段显示(xinsh)译码器CT7448 第36页/共

5、57页第三十七页，共57页。表3.6 CT7448七段显示器译码器的功能表 第37页/共57页第三十八页，共57页。第38页/共57页第三十九页，共57页。第39页/共57页第四十页，共57页。第40页/共57页第四十一页，共57页。第41页/共57页第四十二页，共57页。第42页/共57页第四十三页，共57页。第43页/共57页第四十四页，共57页。第44页/共57页第四十五页，共57页。(a)双4选1扩展(kuzhn)为8选1的数据选择器 (b)8选1扩展(kuzhn)为16选1的数据选择器 第45页/共57页第四十六页，共57页。第46页/共57页第四十七页，共57页。解： 第47页/共57页第四十八页，共57页。图3.20例3.2 第48页/共57页第四十九页，共57页。第49页/共57页第五十页，共57页。第50页/共57页第五十一页，共57页。第51页/共57页第五十二页，共57页。第52页/共57页第五十三页，共57页。图3.22 4位数值(shz)比较器CC14585 第53页/共57页