象棋快棋赛电子裁判计时器

1、 出租车自动计费器CHANGSHA UNIVERSITY OF SCIENCE & TECHNOLOGY 电子技术应用实习题目： 电子技术应用实习 象棋快棋赛电子裁判计时器设计学生姓名： 张家庆 学 号： 201257050113班 级: 电子1201专 业： 电子信息工程指导教师： 唐国红、陈立福2015年 1月目 录1 实习目的、内容和要求.12 设计原理及软件简介2 2.1 设计原理.23 设计步骤和过程与仿真 3 3.1 脉冲形成电路.3 3.2 控制电路.43.3 计数器电路 .7 3.4 显示器模块.103.5 蜂鸣器模块.103.5 结果分析.114 结论.12 4.1设

2、计过程中遇到的困难及解决办法12 4.2结论 .12 参考文献.12 附录13附录A 象棋快棋赛电子裁判计时器电路图 13附录B 象棋快棋赛电子裁判计时器元器件清单 141 实习目的、内容和要求1.1 实习目的 跳棋快棋赛电子裁判计时器是一种广泛应用于国内外各类快棋赛事的计时器件。它操作简单但功能齐全，能精确地实现倒计时。因此，跳棋快棋电子裁判计时器是公正、公平地判处棋手胜负必不可少的设备。而本次制作的便是按照比赛规则设计的跳棋快棋赛电子裁判计时器，可以成为判决参赛者胜负的电子裁判，保证比赛结果的正确、公平、公正，减少由于人为因素而导致的误判、误罚。1.2 实验内容 象棋快棋赛规则是，红、黑双

3、方对奕时间累计均为三分钟，超时判负。1.3实习要求 1、基本部分（1）甲乙对奕方的计时器共用一个秒时钟，双方均用3位数码管显示，预定的初值均为三分钟，采用倒计时方式，通过按扭启动，由本方控制对方，比如甲方走完一步棋后必须按一次甲方的按键，该按键启动乙方倒计时。同理，乙方走完一步棋后必须按一次乙方的按键，该按键启动甲方倒计时。（2）超时能发出声音，报警判负。 2、发挥部分（1）累计时间设置可以改变（比如，还可以设定为5分钟）（2）工艺结构精致，具有一定的现场实用价值；2 设计原理及软件简介2.1 设计原理秒脉冲计数器译码器数码显示器计数器译码器数码显示器控制器红方黑方象棋快棋赛电子裁判计时器框图

4、 图一2.2 各设计模块 2.2.1控制模块 控制模块应实现两个基本功能功能。第一，控制计时器的启动、停止与复位。第二，实现甲乙双方交替启动对方计时器、暂停本方计时器的功能。控制信号可通过按键输入。 2.2.2计时模块 计时器的作用是在秒脉冲的作用下对甲乙双方的时间进行准确记录，采用减秒的方式。同时可受控制模块的控制。由于甲乙双方独立计时，因此，计时模块应分为两个完全相同的独立模块。 2.2.3 显示模块 选择自带译码功能的数码管显示器，可以自行将4位2进制代码进行译码显示。 2.2.4报警模块 报警模块实现甲乙双方任一方的时间用完，即计时器减到零时，蜂鸣器立刻发出响声。3 设计步骤和过程于仿

5、真3.1 脉冲形成电路 图2多谐振荡器电路图 由555形成的多谐震荡器作为脉冲形成电路。记脉冲周期为1S. (ln20.7) （3-1） 所以 由公式可以得到其R1为43千欧 ，R2为50千欧 ，C1为 10纳法 ，C2为 10000纳法 。3.2控制电路 图3控制电路图由一个74LS153和一个74LS253锁存器芯片构成，当甲按下按键时，经过锁存器的作用后输出的信号作为数据选择器的输入端，从而1号输出端无输出脉冲，从而甲计时器的74LS192芯片无法计数，而2号输出端输出脉冲，从而乙计时器的74LS192芯片开始计数。当乙键按下时，由于锁存器清零，所以输出端的信号改变，从而选择器的输出结果

6、改变，变为甲开始计数，而乙停止计时。以下是74LS153和74LS253的资料。 图474LS153数据选择器 1G、2G为两个独立的使能端；B、A为公用的地址输入端；1C01C3和2C02C3分别为两个4选1数据选择器的数据输入端；Y1、Y2为两个输出端。 当使能端1G（2G）1时，多路开关被禁止，无输出，Y0。 当使能端1G（2G）0时，多路开关正常工作，根据地址码B、A的状态，将相应的数据C0C3送到输出端Y。B A00 则选择CO数据到输出端，即YC0。B A01 则选择C1数据到输出端，即YC1，其余类推。其功能表如下：表174LS153功能表选择输入数据输出选通输入输出BAC0C1

7、C2C3GYLLL×××LL××××××HLLLH×××LHLH×L××LLLH×H××LHHL××L×LLHL××H×LHHH×××LLLHH×××HLH 图574LS273锁存器 74LS273是8位数据/地址锁存器，他是一种带清除功能的8D触发器 1脚是复位CLR,低电平有效,当1脚是低电平时

8、,输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)全部输出0,即全部复位。 当1脚为高电平时,11(CLK)脚是锁存控制端,并且是上升沿触发锁存,当11脚有一个上升沿,立即锁存输入脚3、4、7、8、13、14、17、18的电平状态,并且立即呈现在在输出脚2(Q0)、5(Q1)、6(Q2)、9(Q3)、12(Q4)、15(Q5)、16(Q6)、19(Q7)上.第一脚WR：主清除端，低电平触发，即当为低电平时，芯片被清除，输出全为0（低电平）；CP（CLK）：触发端，上升沿触发，即当CP从低到高电平时，D0D7的数据通过芯片，为0时将数据

9、锁存，D0D7的数据不变。3.3计数器电路 图674LS192计数器电路由三个74LS192芯片构成的十进制减法计数器作为计数器电路。最低位芯片的DN端接脉冲发生器，而借位端作为中位的脉冲发生端，而中位的借位端作为高位的脉冲发生端。以下为74LS192的原理。 图774LS192芯片图中PL为置数端,CPU为加计数端，CPD为减计数端，P0、P1、P2、P3为计数器置数输入端， Q0、Q1、Q2、Q3为数据输出端，TCU为非同步进位输出端，TCD为非同步借位输出端，MR为清除端。表274LS192功能表       

10、0;      输入     输出MRP3P2P1P0Q3Q2Q1Q0 1 × × ×××××0000 0 0 × ×dcbadcba 0 1  1××××    加计数 0 1 1 

11、15;×××    减计数 3.4 显示器模块由含有译码器的显示器构成，自身可以译码4位2进制数。 图8晶体管显示器3.5 蜂鸣器模块由蜂鸣器、三极管、与门、或门、非门、锁存器构成。当计时器的三个借位输出端均产生低电平时，由非门转变为高电平，经过与门处理后产生一个高位脉冲，由锁存器持续输出一个高电平信号，从而使蜂鸣器发出响声。只有当手动按下停止按键时，蜂鸣器才会停止发出响声。 图9蜂鸣器电路图3.5 结果分析 经过仿真，可以得到该计时器从180秒开始倒计时，当按下甲方开关则甲方的计数器重置为180秒，而乙方的计数器从180秒开始倒计时

12、，当按下乙方的开关时，则乙方的计数器重置而甲方的计数器从180秒开始倒计时。经过多次的实验分析，其结果跟预计的结果相同，并且可以通过改变开关的打开和闭合，改变显示器的初值。 图10甲表计时 图11乙表计时4 结论4.1在设计过程中遇到的问题 在设计过程中，遇到的主要问题便就是在控制器部分，试过很多的方法，但都有所缺陷，缺陷在于点击脉冲按键后，无法产生一个持续的脉冲信号，而忽然想到锁存器时，其问题便迎刃而解了。第二个问题便在于显示器了，开始的时候，因为不知道含有译码器的显示晶体管，从而使电路变得复杂化，而在使用proteus软件时，发现显示晶体管自带译码器，从而大大地减少了电路的成本和复杂化。4.2结论 在本次的制作之中，让我充分地了解到了自己的不足之处，完善了许多我不知道的知识，并且将自己学到的知识运用到实际的生产制作当中，我认为这是我巨大的突破，在这几天的奋战当中，将数电当中许多的芯片的功能与原理全部都温习了一遍，加深了对知识的掌握。并且在制作当中，每当遇到难关时，便独自静静地思考，在自己的思索当中，感到了自己在提高，自己所学的知识在渐渐地融会贯通，因此此次的设计学习是十分有意义的，对自己所学的知识是一个全方面的考验吧。参考文献 1. 模拟电子技术基础 高教出版社 童诗白主编 2. 数字电子技术基础 高教出版社 阎石主编 3. 电子技术基础实验电子电路实验.设计