数字频率计的设计

1、数字电子技术课程设计报告设计课题: 数字频率计的设计 姓 名: hcg 学 院: 工学院 专 业: 电气工程及其自动化 班 级: 12级（2）班 学 号: 12100513 日 期 2014年06月1日 2014年06月30日 指导教师: 安徽农业大学 目  录 1 设计的任务与要求3 1.1设计的要求与参数3 1.2设计的任务与时间安排32 摘要43.方案论证与选择54.单元电路的设计和元器件的选择 7 4.1 多谐振荡器电路的设计7 4.2 分频器电路的设计8 4.3 单稳电路的设计  8 4.4放大

2、整形电路的设计  9 4.5闸门电路的设计  10 4.6 计数器电路的设计10  4.7 锁存器电路的设计11 4.8 译码显示电路的设计125.系统电路总图及原理146.主要元器件的选择 147.经验体会158.参考文献16 设计题目：数字频率计             作者：hcg      指导老师： 

3、0;        （ 安徽农业大学工学院    合肥    230036 ） 1.设计任务与要求 1.1设计的要求与参数数字频率计是用来测量正弦信号，矩形信号等波形工作频率的仪器，其测量结果直接用十进制数字显示。要求采用中小规模集成芯片设计制作一个数字频率测量仪。其基本设计参数如下： （1）被测信号的频率范围为1Hz10KHz，分为两个频段，即1999Hz, 110, KHz，用3位数码管显示测量数据，并用发光二极管表示单位

4、，如绿灯亮表示Hz, 红灯亮表示KHz。 （2）具有自校和测量两种功能，可用仪器内部的标准脉冲校准测量精度。 （3）具有超量程报警功能，在超出目前量程档的测量范围时，发出灯光信号报警。 （4）测量误差小于5%。 （5）多谐振荡器采用1M晶振电路，闸门用与门实现，显示用共阳极数码管。 1.2 设计的任务与时间安排（1）理论设计及设计报告的撰写时间：4天。（2）电路图的计算机绘图，电路设计修改，电路焊接调试时间：5天。 （3）答辩时间：1天。 2. 摘要 频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。其最基本的工作原理为：当被测信号在特定时间段T内的周期个数为N时，则被测

5、信号的频率f=N/T。   频率计主要由四个部分构成：分频电路、锁存电路、计数显示电路以及放大整形电路。在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形、微分操作之后形成特定周期的窄脉冲，送到主门的一个输入端。主门的另外一个输入端为分频电路产生电路产生的闸门脉冲。在闸门脉冲开启主门的期间，特定周期的窄脉冲才能通过主门，从而进入计数器进行计数，计数器的显示电路则用来显示被测信号的频率值，内部控制电路则用来完成各种测量功能之间的切换并实现测量设置。  在传统的电子测量仪器中，示波器在进行频率测量时测量精度较低，误差较大。频谱仪可以准确的测量频率并显示被测信

6、号的频谱，但测量速度较慢，无法实时快速的跟踪捕捉到被测信号频率的变化。正是由于频率计能够快速准确的捕捉到被测信号频率的变化，因此，频率计拥有非常广泛的应用范围。  在传统的生产制造企业中，频率计被广泛的应用在产线的生产测试中。频率计能够快速的捕捉到晶体振荡器输出频率的变化，用户通过使用频率计能够迅速的发现有故障的晶振产品，确保产品质量。 在计量实验室中，频率计被用来对各种电子测量设备的本地振荡器进行校准。  在无线通讯测试中，频率计既可以被用来对无线通讯基站的主时钟进行校准，还可以被用来对无线电台的跳频信号和频率调制信号进行分析。 3.方案论证与选择 交流电信号或

7、脉冲信号的频率是指单位时间内产生的电振动的次数或脉冲个数。用数学模型可表示为：  f=N/t  式中f频率。N电振动次数或脉冲数。t产生N次电振动或脉冲所需要的时间。  首先必须把各种被测信号通过放大整形电路，使其成为规矩的数字信号，以便于计数器计数。实现频率测量的另一必备环节是分频器对多谐振荡器进行分频。所谓分频，就是产生时间标准信号的电路装置。通常要求精确稳定，所以采用1MHz石英晶体振荡器做成标准时间信号发生器。一般计数器则采用十位计数器，N进制的计数器也就是N分频器，其N进位信号也可作为N分频信号。  如图3.1.a所示为数字频率计系统原理总框图

8、，被测量信号经过放大与整形电路传入十进制计数器，变成其所要求的信号，此时数字频率计与被测信号的频率相同，分频电路提供标准时间基准信号，此时利用所获得的基准信号来触发控制电路，进而得到一定宽度的闸门信号，当1s信号传入时，闸门开通，被测量的脉冲信号通过闸门，其计数器开始计数，当1s信号结束时闸门关闭，停止计数。根据公式得被测信号的频率f=NHz。 矩形信号被测正弦波放大整形闸门计数器锁存器分频器（多级十进制）单稳1单稳2译码显示多谐振荡器自检Sc0.001s0.01s0.1s1s锁存清零SASB 单稳触发器电路的一个重要的作用是在每次采样后还要封锁主控门和时基信号输入，使计数器显示的数

9、字停留一段时间，以便观测和读取数据。简而言之，控制电路的任务就是打开主控门计数，关上主控门显示，然后清零，这个过程不断重复进行。 控制电路如图所示： 4.单元电路的设计和元器件的选择 4.1 多谐振荡器电路的设计 （1）石英晶体振荡器原理 若在晶片的两个极板间加一电场，会使晶体产生机械变形；反之，若在极板间施加机械力，又会在相应的方向上产生电场。这种现象称为压电效应。如果在晶片的两极上加交变电压，晶片就会产生机械振动，同时晶片的机械振动又会产生交变电场。在一般情况下，晶片机械振动的振幅和交变电场的振幅非常微小，但当外加交变电压的频率为某一特定值时，振幅明显加大，比其他频率下的振幅大得

10、多，这种现象称为压电谐振，它与LC回路的谐振现象十分相似。它的谐振频率与晶片的切割方式、几何形状、尺寸等有关。 (2)石英晶体振荡器的电路图4.2 分频器电路的设计 （1）由于石英晶体振荡器产生的频率很高，需要得到秒脉冲，就需要分频电路。采用1MHz的晶振电路，故用十进制计数器74160进行6次十分频而获得1Hz的方波信号作为秒脉冲信号。 （2）分频器电路图:4.3 单稳电路的设计 (1）单稳触发器电路的一个重要的作用是在每次采样后还要封锁主控门和时基信号输入，使计数器显示的数字停留一段时间，以便观测和读取数据。简而言之，控制电路的任务就是打开主控门计数，关上主控门显示，然

11、后清零，这个过程不断重复进行。故可采用集成单稳态触发器74121的外部连接方法。 （2）单稳触发器的电路图： 4.4放大整形电路的设计 （1）放大整形电路由晶体管9014和74LS00等组成。其中9014组成放大器将输入频率为f的周期信号如正弦波三角波等进行放大。与非门74LS00构成施密特触发器，它对放大器的输出信号进行整形，使之成为矩形脉冲。 由于输入的信号幅度是不确定的，可能很大也可能很小，这样对于输入信号的测量就不方便了，过大可能烧毁器件，过小可能器件检测不到，所以在设计中采用了这个信号调理电路对输入的波形进行阻抗变换，放大限幅和整形。（2）放大整形电路：4.5闸门电路的设计 （1）闸

12、门电路由与门组成，该电路有两个输入端和一个输出端，输入端的一端接门控信号，另一端接整形后的被测方波信号。闸门是否开通受门控信号的控制，当门控信号为高电平时，闸门开启，而门控信号为低电平时，闸门关闭。 显然，只有在闸门开启的时间内，被测信号才能通过闸门进入计数器，计数器计数时间就是闸门开启时间。可见，门控信号的宽度一定时，闸门的输出值正比于被测信号的频率，计数显示系统再把闸门的输出结果显示出来，就可以得到被测信号的频率。（2)闸门电路： 4.6 计数器电路的设计 (1)为了提高计数速度，可采用同步计数器。其特点是计数脉冲作为时钟信号同时接于各位触发器的时钟脉冲输入端，在每次时钟脉冲沿到

13、来之前，根据当前计数器状态，利用逻辑控制电路，准备好适当的条件。当计数脉冲沿到来时，所有应翻转的触发器同时翻转，同时也使用所有应保持原状的触发器不该变状态。  由于频率计的测量范围110KHz，因此采用十进制计数器74160，它不仅可用于对脉冲进行计数，还可用于分频；此电路则需分频，N位进制计数器就是N分频器。  被测信号由闸门开通送入计数器，记录所测信号频率值传入译码显示电路中，显示器显示测得频率值；待闸门关闭，计数器停止工作；电路则继续工作进行下次循环，计数器清零，显示器数值消失，频率计完成一次测量。 被测信号经过放大整形电路变成方波，加到门控电路产生闸门信号

14、，在此期间内，周期为ST的标准脉冲通过闸门进入计数器计数。频率计测周期的基本原理正好与测频相反，即被测信号用来控制闸门电路的开通与关闭，标准时基信号作为计数脉冲。 由于用3位数码管显示数据，故用3个74160即可。（2）计数器电路图：4.7 锁存器电路的设计 （1）锁存器是构成各种时序电路的存储单元电路，其具有0和1两种稳定状态，一旦状态被确定，就能自行保持，锁存器是一种脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。在确定的时间内计数器的技术结果必须经锁定后才能获得稳定的显示值。锁存器的作用是通过触发脉冲控制，将测量的数据寄存起来，送入译码显示器。锁存器可以采

15、用一般的8位并行输入寄存器。  此电路采用74LS273锁存器，其作用是将计数器在1s结束时锁记得的数进行锁存，使显示器上能稳定地显示此时计数器的值。当1s计数结束时，通过逻辑电路产生信号送入锁存器，将此时计数的值送入译码显示器。选用两个8位锁存器74LS273可以完成上计数功能。当时钟脉冲CP的正跳变来到时，锁存器的输入等于输入，即Q=D，从而将计数器的输出值送到锁存器的输出端正脉冲结束后，无论D为何值，输出端Q的状态仍保持原来的状态的Q不变。所以在计数期间内，计数器的输出不会送到译码显示器。（2）锁存器电路： 4.8 译码显示电路的设计 （1）七段发光二极管数码显示器分

16、为BS201/202(共阴极)和BS211和212（共阳极）两种，本实验采用共阳极的译码器，所谓共阳极就是把发光二极管的阳极都连到一起接地，与其搭配的译码器输出低电平为有效。从锁存器出来的信号是计数器计数器计数后被锁存在锁存器中的信号，是二进制的数，在显示器上不能直接显示，需要译码器将二进制的数译码成为十进制的数，然后才能在显示器上读出频率。（2）译码显示电路图：5.系统电路总图及原理（1）实验原理 当被测信号在特定时间段T内的周期个数为N时，则被测信号的频率f=N/T。  采用1MHz石英晶体振荡器做成标准时间信号发生器。一般计数器则采用十位计数器，N进制的计数器也就是N

17、分频器，其N进位信号也可作为N分频信号。被测量信号经过放大与整形电路传入十进制计数器，变成其所要求的信号，此时数字频率计与被测信号的频率相同，分频电路提供标准时间基准信号，此时利用所获得的基准信号来触发控制电路，进而得到一定宽度的闸门信号，当1s信号传入时，闸门开通，被测量的脉冲信号通过闸门，其计数器开始计数，当1s信号结束时闸门关闭，停止计数。根据公式得被测信号的频率f=NHz。  绿灯亮表示Hz, 红灯亮表示KHz。在超出目前量程档的测量范围时，发出灯光信号报警。（2）电路总图：6主要元器件的选择（1）石英晶体振荡器一个（2）十进制计数器74160芯片9片，74121两片，742

18、73两片， 7447三片。（3）两个反相器7404（4)若干电阻，电容，导线，开关。（5）与非门3个，与门一个，三极管1个（6）3个BCD数码管，2个LED灯（分别为红绿），发光二极管1个。7经验体会 经过一周的学习与设计，我对于数字频率计的组成与功用有了了解与掌握，并且对于数字频率计的个部分电路有了各设计的方案进行了论证与设计。在设计频率计的电路过程中对于逻辑控制电路有了更深一步的认识，了解并掌握了各种芯片的功能与连接，并且对于译码显示器、计数器与锁存器的工作有了认识与了解。 对于被测信号的处理也比从前的理论掌握的更加准确；在这一周的设计中，我发现了自己许多的不足，在设计中遇到了一些困难，设计的电路经过测试并不能达到要求的功能，导致设计失败又重新查找资料进行设计与修改。通过设计也达到了设计的目的，了解掌握了数字电子技术的知识并应用于实践。培养了自己独立完成课题的能力与动手能力，并加强了对待事物严谨的态度。  8参考文献1