第3章TMS320F281x的硬件设计0313

1、C281x Block Diagram32x32 bitMultiplierSectoredFlash128K16bA(18-0)D(15-0)Program BusData BusRAM18K16bBootROM 4K16b2232-bitAuxiliaryRegisters332 bit Timers RealtimeJTAGCPURegister BusR-M-WAtomicALUPIE Interrupt Manager323232EventManager AEventManager B12-bit ADCWatchdogMcBSPCAN2.0BSCI-ASCI-BSPIGPIO片内外

2、设片内外设L0,L1: 4K16bH0: 8K16bMO,M1: 1K16b3个个32位定时器位定时器T0,T1,T2外部中断扩展模块，支持外部中断扩展模块，支持96个中断，只使用个中断，只使用45个个2 2个事件管理器个事件管理器其中的其中的PWMPWM单元，单元，用于电机控制用于电机控制1616通道，分辨率为通道，分辨率为1212位的模数转换模块位的模数转换模块作用是防止程序跑作用是防止程序跑飞或进入死循环，飞或进入死循环，多通道缓冲串行接口多通道缓冲串行接口增强型局域网络增强型局域网络串行串行通信通信接口接口串行串行外围外围接口接口通用并行接口通用并行接口支持片上调试功能支持片上调试功能

3、3.1 如何保证如何保证X2812系统的正常工作系统的正常工作3.2 常用硬件电路的设计常用硬件电路的设计3.3 D/A电路的设计以及波形发生器电路的设计以及波形发生器 的实现的实现DSP系系统统总总体体设设计计框框图图明确设计目的，要明确设计目的，要达到功能达到功能1.采样频率采样频率 2.算法算法用时用时 3.实时性实时性 4.存储容量存储容量 5. 数据数据处理方法处理方法 6.对对I/O需求需求1.DSP芯片型号芯片型号 2.A/D、D/A、RAM、FLASH的的性能指标性能指标总体功能设计、总体功能设计、软硬件分工软硬件分工软硬件结合形成软硬件结合形成样机，调试样机，调试硬件设计概述

4、硬件设计概述 DSP系统的硬件设计又称为目标板设计，是在考系统的硬件设计又称为目标板设计，是在考虑算法需求、成本、体积和功耗核算的基础上完成虑算法需求、成本、体积和功耗核算的基础上完成的，一个典型的的，一个典型的DSP目标板主要包括：目标板主要包括： DSP芯片及芯片及DSP基本系统基本系统 程序和数据存储器程序和数据存储器 数数/模和模模和模/数转换器数转换器 模拟控制与处理电路模拟控制与处理电路 各种控制口和通信口各种控制口和通信口 电源处理电路和同步电路电源处理电路和同步电路 输入信号输入信号处理处理A/DD/ADSP输出信号输出信号处理处理输入输入输出输出存储器存储器通讯及通讯及人机接

5、口人机接口硬件设计概述硬件设计概述 一个典型的一个典型的DSP目标板结构如下图。目标板结构如下图。 系统硬件设计过程：系统硬件设计过程： 在考虑系统性能指标、工期、成本在考虑系统性能指标、工期、成本、算法需求、体积和功耗核算等因素、算法需求、体积和功耗核算等因素的基础上，选择系统的最优硬件实现的基础上，选择系统的最优硬件实现方案，画出硬件系统框图。方案，画出硬件系统框图。 一个一个DSP硬件系统除了硬件系统除了DSP芯片外，芯片外， 还包括还包括ADC、DAC、存储器、电源、逻辑控制、通信、人存储器、电源、逻辑控制、通信、人机接口、总线等基本部件。机接口、总线等基本部件。 硬件设计概述硬件设计

6、概述 确定硬件方案确定硬件方案PCB图设计图设计确定硬件方案确定硬件方案PCB图设计图设计硬件设计概述硬件设计概述 硬件设计概述硬件设计概述 确定硬件方案确定硬件方案PCB图设计图设计3.1 如何保证如何保证X2812系统的正常工作系统的正常工作 TMS320X2812芯片对电源要求很敏感，电源达不到工作电芯片对电源要求很敏感，电源达不到工作电压或者操作不对，都有可能导致压或者操作不对，都有可能导致X2812不能正常工作。为了保不能正常工作。为了保证证X2812系统能正常工作，必须注意一下几点：系统能正常工作，必须注意一下几点：在每次上电之前，一定要检查电源跟地是否相通。在每次上电之前，一定要

7、检查电源跟地是否相通。 大量的实验表明，常常可能由于锡渣或者其他的一些不起大量的实验表明，常常可能由于锡渣或者其他的一些不起眼的小原因导致电路板上电源和地直接连接一起，如果在眼的小原因导致电路板上电源和地直接连接一起，如果在上电之前没有检查清楚，那么上电之后只有一种结果，电上电之前没有检查清楚，那么上电之后只有一种结果，电源跟地相接，板子直接报废，等待的是更大的麻烦。所以，源跟地相接，板子直接报废，等待的是更大的麻烦。所以，切记每次上电之前一定要检查。切记每次上电之前一定要检查。3.1 如何保证如何保证X2812系统的正常工作系统的正常工作 电源芯片产生的电压要稳定在电源芯片产生的电压要稳定在

8、3.3V和和1.9V。 电源芯片上电容的不匹配，有可以能导致电源芯片里面的电源芯片上电容的不匹配，有可以能导致电源芯片里面的振荡电路工作一段时间后不再振荡，或者振荡频率所对应振荡电路工作一段时间后不再振荡，或者振荡频率所对应的不是所要求输出的电压值。为解决这一问题，在设计电的不是所要求输出的电压值。为解决这一问题，在设计电源时除了需要考虑电源的散热问题之外，还要考虑电容匹源时除了需要考虑电源的散热问题之外，还要考虑电容匹配问题。计算之后多次测量，取最佳值。配问题。计算之后多次测量，取最佳值。平时内核电压为平时内核电压为1.8V，主频为，主频为135MHz3.1 如何保证如何保证X2812系统的

9、正常工作系统的正常工作电源芯片上尽管很多开发板厂家号称自己的开发板仿真器电源芯片上尽管很多开发板厂家号称自己的开发板仿真器支持热插拔，但是事实并非如此。支持热插拔，但是事实并非如此。 大量实验说明，带电停止或运行仿真器都有可能造成运行大量实验说明，带电停止或运行仿真器都有可能造成运行环境的死机。所以要按照正常的步骤来操作。环境的死机。所以要按照正常的步骤来操作。复位电路的设计错误也会导致系统不能正常运行。复位电路的设计错误也会导致系统不能正常运行。3.2 常用硬件电路设计常用硬件电路设计 3.2.1 TMS320X2812最小系统设计最小系统设计 所谓最小系统都是由主控芯片，例如这里的所谓最小

10、系统都是由主控芯片，例如这里的DSP芯片，加芯片，加上一些电容、电阻等外围器件构成，其能够独立运行，实现最上一些电容、电阻等外围器件构成，其能够独立运行，实现最基本的功能，但无外围应用电路。基本的功能，但无外围应用电路。 DSP最小系统一般包括：最小系统一般包括： DSP芯片、电源电路、复位和时钟电路、芯片、电源电路、复位和时钟电路、JTAG仿真接口、仿真接口、存储器接口、外设接口。存储器接口、外设接口。3.2 常用硬件电路设计常用硬件电路设计 3.2.2 电源电路的设计电源电路的设计 为使得为使得TMS320F2812最小系统工作，在设计时要考虑其工最小系统工作，在设计时要考虑其工作所需要的

11、电压。首先要确定作所需要的电压。首先要确定DSP控制板上所有的器件工作需控制板上所有的器件工作需要的电源种类。要的电源种类。 CPU内核电压：内核电压：1.8V FLASH编程电压：编程电压：3.3V I/O口电压：口电压：3.3V 获得这些电源的途径有哪些？获得这些电源的途径有哪些？ 采用采用TI或其他公司提供的电源芯片，稳定输出或其他公司提供的电源芯片，稳定输出3.3V和和1.8V电压；或者自己设计开关电源，为控制板供电。电压；或者自己设计开关电源，为控制板供电。3.2 常用硬件系统的设计常用硬件系统的设计 3.2.2 电源电路的设计电源电路的设计 DSP芯片采用的供电方式，主要取决于应用

12、系统中提供什芯片采用的供电方式，主要取决于应用系统中提供什么样的电源。在实际中，大部分数字系统所使用的电源可工作么样的电源。在实际中，大部分数字系统所使用的电源可工作于于5V或或3.3V，因此有两种产生芯片电源电压的方案。，因此有两种产生芯片电源电压的方案。 5V电源通过两个电压调节器，电源通过两个电压调节器，分别产生分别产生3.3V和和1.8V电压。电压。 DVDD(3.3V)CVDD(1.8V)5VDVDD(3.3V)CVDD(1.8V)3.3V使用一个电压调节器，产生使用一个电压调节器，产生1.8V电压，电压，而而DVDD直接取自直接取自3.3V电源。电源。 3.2 常用硬件系统的设计常

13、用硬件系统的设计 3.2.2 电源电路的设计电源电路的设计 TMS320F2812对电源很敏感，所以推荐选择电压精度比较对电源很敏感，所以推荐选择电压精度比较高的电源芯片高的电源芯片TPS767D301和和TPS767D318。 TPS767D301芯片输入电压为芯片输入电压为+5V，芯片起振正常工作后，芯片起振正常工作后，能够产生能够产生3.3V和和1.8V两种电压，供两种电压，供DSP芯片使用。芯片使用。220VAC/5VDC市电220VTPS767D301控制板电源系统设计思路控制板电源系统设计思路区别？区别？3.2 常用硬件系统的设计常用硬件系统的设计 3.2.2 电源电路的设计电源电

14、路的设计NC引脚，往往引脚，往往接地接地+5V电压电压接入接入28和和22是复位引是复位引脚脚1.8V3.3VTPS767D318与与DSP连接图连接图DSP采用采用双电源供电双电源供电供电时序的问题？供电时序的问题？3.2 常用硬件系统的设计常用硬件系统的设计 3.2.2 电源电路的设计电源电路的设计TPS767D301引脚结构图引脚结构图分压，分压，sense引脚电压引脚电压1.18314V数字地数字地退耦电容，防止电压退耦电容，防止电压变化；旁路电容，滤变化；旁路电容，滤高频信号高频信号3.2 常用硬件系统的设计常用硬件系统的设计 3.2.2 电源电路的设计电源电路的设计模拟电源与数字电

15、源、模模拟电源与数字电源、模拟地与数字地之间通过电拟地与数字地之间通过电感或磁珠进行隔离。感或磁珠进行隔离。3.2 常用硬件系统的设计常用硬件系统的设计 模拟地和数字地为什么要分开？模拟地和数字地为什么要分开？数字地是数字电路部分的公共基准端，即数字电压信号的数字地是数字电路部分的公共基准端，即数字电压信号的基准端；模拟地是模拟电路部分的公共基准端，模拟信号基准端；模拟地是模拟电路部分的公共基准端，模拟信号的电压基准端（零电位点）。的电压基准端（零电位点）。只要是地，最终都要接到一起，然后入大地。如果不接在只要是地，最终都要接到一起，然后入大地。如果不接在一起就是一起就是“浮地浮地”，存在压差

16、，容易积累电荷，造成静电。，存在压差，容易积累电荷，造成静电。地是参考地是参考0电位，所有电压都是参考地得出的，地的标准要电位，所有电压都是参考地得出的，地的标准要一致，故各种地应短接在一起。一致，故各种地应短接在一起。 如果把模拟地和数字地大面积直接相连，会导致互相干扰。如果把模拟地和数字地大面积直接相连，会导致互相干扰。（谐波、噪声干扰模拟信号指标）（谐波、噪声干扰模拟信号指标） 3.2.2 电源电路的设计电源电路的设计3.2 常用硬件系统的设计常用硬件系统的设计 模拟地和数字地为什么要分开？模拟地和数字地为什么要分开？解决办法：单点接地。解决办法：单点接地。1）用磁珠连接；）用磁珠连接；

17、2）用电容连接；）用电容连接；3）用电感连接；用电感连接；4）用）用0欧姆电阻连接。欧姆电阻连接。 混合信号的电路中混合信号的电路中,在这种电路中为了减小数字部分和模拟在这种电路中为了减小数字部分和模拟部分的相互干扰部分的相互干扰,他们的电源地线都是分开布的他们的电源地线都是分开布的,但在电源的但在电源的入口点又需要连在一起入口点又需要连在一起,一般是通过一般是通过0欧姆电阻连接的欧姆电阻连接的,这样这样既达到了数字地和模拟地间无电压差既达到了数字地和模拟地间无电压差,又利用了又利用了0欧姆电阻的欧姆电阻的寄生电感滤除了数字部分对模拟部分的干扰。寄生电感滤除了数字部分对模拟部分的干扰。 3.2

18、.2 电源电路的设计电源电路的设计高频上电阻的模型往往还带着电容和电感，虽然导线在分部参数上也是有分布电容电感的，但是效果没有0欧姆电阻明显。3.2 常用硬件系统的设计常用硬件系统的设计 3.2.3 TMS320F2812芯片本身的设计芯片本身的设计3.2 常用硬件系统的设计常用硬件系统的设计 3.2.3 TMS320F2812芯片本身的设计芯片本身的设计内核的数字内核的数字电源电源1.8vI/O口的数字口的数字电源电源3.3vADC采样有采样有关引脚关引脚ADC的模拟电源模拟地、的模拟电源模拟地、ADC的数字电源数字地、的数字电源数字地、I/O的模拟电源和模拟地的模拟电源和模拟地Flash电

19、源电源3.3v3.2 常用硬件系统的设计常用硬件系统的设计16根数据总根数据总线线19根地址总根地址总线线跟读写操作有跟读写操作有关的一些控制关的一些控制信号信号外设引脚，外设引脚，包括包括PWM、捕获、中断捕获、中断等等3.2 常用硬件系统的设计常用硬件系统的设计 3.2.3 TMS320F2812芯片本身的设计芯片本身的设计内核和数字内核和数字I/O口的地口的地时钟引脚时钟引脚复位信号复位信号JTAG上拉；若低上拉；若低电平电平PLL不不能倍频能倍频3.3V10K时钟电路的设计时钟电路的设计 时钟电路用来为时钟电路用来为DSP芯片提供时钟信号，由一个内部振荡芯片提供时钟信号，由一个内部振荡

20、器和一个锁相环器和一个锁相环PLL组成，可通过组成，可通过芯片内部的芯片内部的晶体振荡器或晶体振荡器或外部的时钟电路驱动。外部的时钟电路驱动。 1.时钟信号的产生时钟信号的产生 F2812时钟信号的产生有两种方法： 使用外部时钟源； 使用芯片内部的振荡器。 3.2 常用硬件系统的设计常用硬件系统的设计 3.2.3 TMS320F2812芯片本身的设计芯片本身的设计3.2 常用硬件系统的设计常用硬件系统的设计 3.2.3 TMS320F2812芯片本身的设计芯片本身的设计1.时钟信号的产生时钟信号的产生 (1) 使用外部时钟源使用外部时钟源 将外部时钟信号直接加到将外部时钟信号直接加到DSP芯片

21、的芯片的X1/CLKIN引脚，而引脚，而X2引脚悬空。引脚悬空。 外部时钟源可以采用频率稳定外部时钟源可以采用频率稳定的晶体振荡器，具有使用方便，的晶体振荡器，具有使用方便，价格便宜，因而得到广泛应用。价格便宜，因而得到广泛应用。 时钟电路的设计时钟电路的设计 (2)使用芯片内部的振荡器使用芯片内部的振荡器 在芯片的在芯片的X2和和X1/CLKIN引脚之间接入一个晶体引脚之间接入一个晶体,用于启动用于启动内部振荡器。内部振荡器。 时钟电路的设计时钟电路的设计 3.2 常用硬件系统的设计常用硬件系统的设计2.锁相环PLL 锁相环PLL具有频率放大和时钟信号提纯的作用，利用PLL的锁定特性可以对时

22、钟频率进行锁定,为芯片提供高稳定频率的时钟信号。 锁相环还可以对外部时钟频率进行倍频，使外部时钟源的频率低于CPU的机器周期，以降低因高速开关时钟所引起的高频噪声。 3.2 常用硬件系统的设计常用硬件系统的设计 3.2.3 TMS320F2812芯片本身的设计芯片本身的设计3.2 常用硬件系统的设计常用硬件系统的设计 3.2.4 复位电路的设计复位电路的设计 DSP2812是低电平复位，电源芯片是低电平复位，电源芯片TPS767D301自身能够产自身能够产生复位信号，此复位信号可以直接供生复位信号，此复位信号可以直接供DSP芯片使用。芯片使用。 硬件复位有以下几种方法硬件复位有以下几种方法:

23、上电复位上电复位 手动复位手动复位 自动复位自动复位1.上电复位电路上电复位电路 上电复位电路是利用上电复位电路是利用RC电路的延迟特性来产生复位所需要的低电平时电路的延迟特性来产生复位所需要的低电平时间。间。 由由RC电路和施密特触发器组成。上电瞬间电路和施密特触发器组成。上电瞬间,由于电容由于电容C上的电压不上的电压不能突变能突变,使使RS仍为低电平仍为低电平,芯片处于复位状态芯片处于复位状态,同时通过电阻同时通过电阻R对电容对电容C进进行充电行充电,充电时间常数由充电时间常数由R和和C的乘积确定。的乘积确定。TMS320F28xRS11 C RVCC74HC143.2 常用硬件系统的设计

24、常用硬件系统的设计 3.2.4 复位电路的设计复位电路的设计3.2 常用硬件系统的设计常用硬件系统的设计 3.2.4 复位电路的设计复位电路的设计 当按钮闭合时，电容C通过按钮和R1进行放电，使电容C上的电压降为0； 当按钮断开时，电容C的充电过程与上电复位相同，从而实现手动复位。 TMS320F28xRSCR VCCR1 由于实际的由于实际的DSP系统需要较高频率的时钟信号系统需要较高频率的时钟信号,在运行过在运行过程中极容易发生干扰现象，严重时可能会造成系统死机，导程中极容易发生干扰现象，严重时可能会造成系统死机，导致系统无法正常工作。致系统无法正常工作。 为了解决这种问题，除了在软件设计

25、中加入一些保护措施为了解决这种问题，除了在软件设计中加入一些保护措施外，硬件设计还必须做出相应的处理。外，硬件设计还必须做出相应的处理。 目前，最有效的硬件保护措施是采用具有监视功能的自动目前，最有效的硬件保护措施是采用具有监视功能的自动复位电路，俗称复位电路，俗称“看门狗看门狗”电路。电路。 3.2 常用硬件系统的设计常用硬件系统的设计 3.2.4 复位电路的设计复位电路的设计 自动复位电路除了具有上电复位功能外，还能监视系统运自动复位电路除了具有上电复位功能外，还能监视系统运行。行。 当系统发生故障或死机时可通过该电路对系统进行自当系统发生故障或死机时可通过该电路对系统进行自动复位。动复位

26、。 基本原理：是通过电路提供的监视线来监视系统运行。当基本原理：是通过电路提供的监视线来监视系统运行。当系统正常运行时，在规定的时间内给监视线提供一个变化的系统正常运行时，在规定的时间内给监视线提供一个变化的高低电平信号，若在规定的时间内这个信号不发生变化，自高低电平信号，若在规定的时间内这个信号不发生变化，自动复位电路就认为系统运行不正常，并对系统进行复位。动复位电路就认为系统运行不正常，并对系统进行复位。 3.2 常用硬件系统的设计常用硬件系统的设计 3.2.4 复位电路的设计复位电路的设计 MAX706R是一种能与具有是一种能与具有3.3V工作电压的工作电压的DSP芯片相匹配芯片相匹配的

27、自动复位电路。由的自动复位电路。由MAX706R组成的自动复位电路如图：组成的自动复位电路如图：3.自动复位电路自动复位电路 3.2 常用硬件系统的设计常用硬件系统的设计 3.2.4 复位电路的设计复位电路的设计MAX706RMR WDOVCC RESGND WDIPFI PFO123456 78RSVCC至至DSP的复位端的复位端CLK来自来自DSP的输出端的输出端系统提供的监视信号系统提供的监视信号CLK，来自来自DSP芯片芯片某个输出端，是一个某个输出端，是一个通过程序产生的周期通过程序产生的周期不小于不小于10Hz的脉冲信的脉冲信号。号。低电平复位输出信低电平复位输出信号，是一个不小于

28、号，是一个不小于1.6s的复位脉冲，的复位脉冲，用来对用来对DSP芯片复芯片复位。位。 当当DSP处于不正常工作时，由程序所产生的周期脉冲处于不正常工作时，由程序所产生的周期脉冲CLK将会消失将会消失,自动复位电路将无法接收到监视信号，自动复位电路将无法接收到监视信号，MAX706R芯片将通过引脚芯片将通过引脚7产生复位信号，使系统复位，产生复位信号，使系统复位，程序重新开始运行，强迫系统恢复正常工作。程序重新开始运行，强迫系统恢复正常工作。3.自动复位电路自动复位电路 3.2 常用硬件系统的设计常用硬件系统的设计 3.2.4 复位电路的设计复位电路的设计3.2 常用硬件电路设计常用硬件电路设

29、计 3.2.4 复位电路的设计复位电路的设计Basic2812采用手动复位，采用手动复位，MAX811芯片芯片3.2 常用硬件电路设计常用硬件电路设计 3.2.5 JTAG下载口的设计下载口的设计 JTAG (Joint Test Action Group 联合测试行动小组)是一种国际标准测试协议（IEEE 1149.1兼容），主要用于芯片内部测试。现在多数的高级器件都支持JTAG协议，如DSP、FPGA器件等。标准的JTAG接口是4线：TMS、 TCK、TDI、TDO，分别为模式选择、时钟、数据输入和数据输出线。 JTAG最初是用来对芯片进行测试的，基本原理是在器件内部定义一个TAP（Tes

30、t Access Port测试访问口）通过专用的JTAG测试工具对进行内部节点进行测试。JTAG测试允许多个器件通过JTAG接口串联在一起，形成一个JTAG链，能实现对各个器件分别测试。 3.2 常用硬件电路设计常用硬件电路设计 3.2.5 JTAG下载口的设计下载口的设计测试模式选择，测试模式选择，TMS用来用来设置设置JTAG口处于某种特口处于某种特定的测试模式。定的测试模式。 测试复位，输测试复位，输入引脚，低电入引脚，低电平有效。平有效。 测试数据输测试数据输入入 (针对针对DSP)测试数据输测试数据输出出(针对针对DSP) 仿真管脚仿真管脚 测试时钟输测试时钟输入入 测试时钟返测试时

31、钟返回信号回信号3.2 常用硬件电路设计常用硬件电路设计 3.2.5 JTAG下载口的设计下载口的设计3.2 常用硬件电路设计常用硬件电路设计 3.2.5 JTAG下载口的设计下载口的设计实际设计过程中，考虑到实际设计过程中，考虑到JTAG口的抗干扰性，口的抗干扰性，在与在与DSP相连的端口采用上拉设计！相连的端口采用上拉设计！3.2 常用硬件电路设计常用硬件电路设计 3.2.6 外扩外扩RAM的设计的设计 TMS320F2812芯片内部具有18K16位的RAM空间。当程序代码长度小于18K16位时，该芯片内部的RAM空间就能够满足用户需求。但是当程序代码长度大于18K16位时，DSP片内的R

32、AM就不够用了，这时一般通过外扩RAM的方法来解决。 在进行DSP外部存储器扩展之前，必须了解DSP片上存储资源，并根据应用需求来扩展存储空间。当片上存储资源不能满足系统设计的要求时，就需要进行外部存储器扩展。 TMS320F2812的外部存储器接口（XINTF）是一种非多路选通的异步总线。设计时，可以通过XINTF接口来外扩存储器。3.2 常用硬件电路设计常用硬件电路设计16根数据总根数据总线线19根地址总根地址总线线跟读写操作有跟读写操作有关的一些控制关的一些控制信号信号TMS320F2812的有16根数据总线和19根地址总线，常用SRAM芯片IS61LV51216和IS61LV25616

33、。容量分别为512K16位和256K16位。3.2 常用硬件电路设计常用硬件电路设计 3.2.6 外扩外扩RAM的设计的设计写信号引脚写信号引脚读信号引脚读信号引脚同同DSP的的XZCS6AND7相连，相连，表示选择了表示选择了2812的的XINTF6区，起始地址区，起始地址为为0 x1000003.2 常用硬件电路设计常用硬件电路设计 3.2.7 外扩外扩FLASH的设计的设计 TMS320F2812芯片内部 具 有 1 2 8 K 1 6 位 的FLASH空间（4个8K16位和6个16K16位空间 ）。如果DSP中所编译的代码段高于Flash的存储容量，则就需要外扩Flash空间来稳定地实

34、现其功能。外扩Flash与外扩RAM原理一样。常选用的Flash芯片型号 为 S S T 3 9 V F 1 6 0 、 SST39VF400。SST39VF160512K同同DSP的的XZCS2相连，相连，表示选择了表示选择了2812的的XINTF2区，起始地址区，起始地址为为0 x80000写信号引脚写信号引脚读信号引脚读信号引脚3.2 常用硬件电路设计常用硬件电路设计 3.2.8 PWM电路的设计电路的设计 TMS320F2812输出的PWM波形的高电压为3.3V，而在实际工业控制中，驱动电压往往是5V，很显然，DSP直接产生的PWM信号不能满足要求，怎么办呢？这时就需要将DSP产生的3

35、.3V的信号转为5V的驱动信号。 为解决这一问题，可以选择3.3V转5V的电平转换芯片，常用的有SN74ALVC164245芯片。除此之外，PWM端口通常需要一定的负载能力，为了增强PWM端口驱动负载的能力，可以使用驱动器74HC245。 3.2 常用硬件电路设计常用硬件电路设计 3.2.8 PWM电路的设计电路的设计输入输入Abus和和Bbus的电压！的电压！控制转换方向！控制转换方向！3.2 常用硬件电路设计常用硬件电路设计 3.2.8 PWM电路的设计电路的设计PWM波形的输入波形的输入接口都有下拉电接口都有下拉电阻！阻！3.2 常用硬件电路设计常用硬件电路设计 3.2.9 串口电路的设

36、计串口电路的设计 可以通过芯片MAX3232或者MAX485将F2812的两个SCI口转成RS232或RS485。 3.2 常用硬件电路设计常用硬件电路设计 3.2.10 CAN电路的设计电路的设计 CAN总线上的电压使用差分电压传送，两条信号线被称为CAN_H和CAN_L，静态时均是2.5V，这时的状态表示为逻辑“1”，也叫“隐形”电平。用 CAN_H的电平比CAN_L的电平高的状态表示逻辑“0”，称为“显性”电平 ，此时， CAN_H的电平为3.5V，CAN_L的电平为1.5V。 为了使X2812的eCAN模块的电平符合CAN总线电平特性，在eCAN模块和CAN总线之间需要增加CAN的电平

37、转换器件，如3.3V的CAN发送接收器SN65HVD23x，因为X2812的引脚电平是3.3V。3.2 常用硬件电路设计常用硬件电路设计 3.2.10 CAN电路的设计电路的设计SN65HVD230，5引脚接引脚接DGND！3.2 常用硬件电路设计常用硬件电路设计 3.2.11 A/D保护及校正电路的设计保护及校正电路的设计 TMS320F2812模拟电压的输入范围0-3V，但是在实际中使用TMS320F2812的A/D端口采样信号时，并不能保证所采集的信号在输入范围内。由于A/D模块非常脆弱，当小0V或者大于3V的信号输入时，就可能会损坏A/D端口，是相对应的A/D采样端口不能正常工作。钳位电路，把电钳位电路，把电压限制到某个范压限制到某个范围！围！ 注意：在A/D采样过程中，当A/D采样端口悬空时，处于高阻态，是一个不确定的状态，采集进来的值是随机的值，所以没有用到的A/D端口最好接地!3.2 常用硬件电路设计常用硬件电路设计 3.2.11 A/D