项目五计数器电路

1、项目五项目五 计数器电路计数器电路http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ h

2、ttp:/ http:/ http:/http:/www.si- v掌握实现任意进制计数的反馈归零法和预置数法v掌握使用集成计数器实现任意进制计数的方法 http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/htt

3、p:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/http:/www.si- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/

4、http:/http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/http:/www.si- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:

5、/ http:/ http:/http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/http:/www.si- 时序逻辑电路的分析v链接二 计数器http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/

6、http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/http:/www.si- 集成计数器功能的仿真分析v任务二 任意进制计数器电路的仿真分析v任务三 集成计数器及应用 链接一链接一 时序逻辑电路的分析时序逻辑电路的分析v分析时序电路的目的是确定已知电路的逻辑功能和工作特点，即找出电路的状态和输出的状态在输入变量和时钟信号作用下的变化规律。v时序逻辑电路的逻辑功能可以用输出方程、状态方程和

7、驱动方程来描述，只要写出给定时序电路的这三个方程，就能够求出任意时刻电路的输出，进而分析出其逻辑功能。v时序电路的分析就是从逻辑图求出给定时序电路的功能，一般用状态表（又称状态转换表）或状态图（又称状态转换图）来表示。v同步时序电路的一般分析方法按下面的步骤进行（因为是同步时序电路，各个触发器的状态变化受同一个CP控制，分析过程中不必单独考虑每个触发器的时钟条件）：异步时序电路与同步时序电路的不同之处在于各个触发器所连接的时钟脉冲不是同一个，因而每个触发器要根据各自的触发脉冲来确定其是否动作。所以，异步时序电路的分析与同步时序电路分析方法基本相同，但还需另外写出时钟方程，从而找出每次电路状态转

8、换时各触发器是否触发。http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/

9、http:/ http:/http:/www.si- v【例5-1】电路如图5-1所示。分析电路，列出状态表，画出状态图，说明电路能否自启动。v解：解：1. 写驱动方程 v状态方程：例5-1图http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http

10、:/ http:/ http:/http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/http:/www.si- 状态表见表5-1所示。3. 画出状态转换图如图所示，能自启动。链接二链接二 计数器计数器v计数器不仅可累计计时脉冲的个数，还被广泛应用于定时、分频及各种数字电路中，它是应用最广泛的时序电路。v根据计数器中各个触发器状态翻转的先后次序可分为同步计数器和异步计数器；v根据计数过程中数字的增减规律可分为增量（加法）计数器、减量（减法）计数器和可逆计数器；v根据计数器的循环长度可分

11、为二进制计数器和N进制计数器，一般计数长度包含2 n个状态的称为（n位）二进制计数器，除此之外的称为N进制计数器。v计数器是数字系统中最典型的时序电路之一。常做成中规模集成芯片。通过采用反馈归零法、预置数法、进位输出置最小数法、级联法等方法实现任意进制的计数器。http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http

12、:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/http:/www.si- 则J、K端连在一起接高电平；若用D触发器组成，则D接Q，这样，触发器就构成了T触发器（即来一个脉冲，触发器翻转一次），异步二进制计数器的连接规律总结于表5-3中。http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ ht

13、tp:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/http:/www.si- 二进制计数器二进制计数器74LS161v74LS161是同步四位二进制加法计数器，其逻辑符号如图所示，表5-4是

14、它的功能表。v由功能表可以总结出74LS161在应用中有以下特点：v（1）它的内部有四个上升沿触发的触发器，由高位到低位依次为QD、QC、QB、QA，每位的权值分别为8、4、2、1。v（2）Cr为异步清零控制端，低电平有效。v（3）LD为同步置数控制端，低电平有效。v（4）OC为进位输出端，高电平有效。v（5）P、T为计数控制端，高电平有效。v（6）在Cr = LD = 1状态下，若P与T中有一个为0或都为0，则计数器处于保持状态，即输出QDQCQBQA端状态保持不变。v利用74LS161可构成任意（N）进制的计数器http:/ http:/ http:/ http:/ http:/ http

15、:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/http:/www.si- 十进制计数器十进制计数器74LS160v十进制

16、计数器74LS160外部引线排列和功能表与74LS161相同。只不过是它内部结构已经使电路实现了十进制加法计数的功能。v3. 集成同步十进制可逆计数器集成同步十进制可逆计数器74LS192v74LS192是同步十进制可预置数可逆计数器，其逻辑符号如图5-4所示，逻辑功能如表5-5所示。图5-4v由表5-5可知74LS192具有如下功能：v（1）异步清零功能。Cr端为异步清零端，高电平有效。当Cr = 1时，不管其他输入端电平如何，都立即使QDQCQBQA = 0000，即不需要CP就完成了清零功能，因而称为异步清零。v（2）异步置数功能。LD端为预置数控制端，低电平有效。v（3）加法计数功能。

17、当计数脉冲CP由CP+ 端送入时，74LS192将实现由00001001（09）的递增计数。v（4）减法计数功能。当计数脉冲CP由CP端送入时，74LS192将实现由10010000的递减计数。v（5）保持功能。当无有效CP时，计数器处于保持状态，即输出QDQCQBQA端的状态保持不变。v利用一片74LS192芯片可以实现二进制到十进制之间任意进制的计数器。http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunch

18、i- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/http:/www.si- v1. 反馈归零法反馈归零法v反馈归零法是利用异步清零端Cr和与非门，将模N所对应的输出二进制代码中等于“1”的输出端，通过与非门反馈到异步清零端Cr，使输出回零。即与非门各条连线的权值之和应等于要求的计数模

19、值N，可简单记为v 反馈数 = 计数模Nv例如，用反馈归零法构成的十进制计数器如图5-5（a）所示，其状态图如图（b）所示。图5-5 74LS161反馈归零法构成的十进制计数器 v注意：1010为过渡态，不能计入十进制计数器的计数状态中去。另外，要实现加法计数功能，P、T必须接高电平；由于没有用到同步置数功能，故LD端无效，应接高电平。v【例5-2】 试用74LS161芯片，反馈归零法实现六进制计数器。v解：计数模为6，则反馈数= 6 = (0110)2，故应将QC、QB（权值分别为4和2，其和等于6）两个输出端信号接入与非门，与非门输出端与74LS161的Cr端相连实现反馈清零。六进制计数器

20、逻辑电路见图5-6(a)，状态图见图5-6(b)，其中0110为过渡状态。 图5-6 六进制计数器 (a)逻辑电路；(b)状态图http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ ht

21、tp:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/http:/www.si- 预置数法预置数法v预置数法是利用同步置数控制端和预置数端DCBA实现计数回零的，当置数端为低电平时，计数器按设定好的状态置数。若要构成从0状态加计数至N进制0顺序至（N-1）的计数器，那么，只要将（N-1）状态通过与非门或反相器接回至置数端，即可以完成从0加计数至N进制的计数功能了（对于在CP相应触发沿到来才实现置数功能的触发器）。v与反馈归零法的区别在于：计数过程中不存在过渡状态，所以与非门各条连线的权值之和应等于要求的计数模值N再减

22、去1，可记为v 反馈数 = 计数模N - 1v用预置数法构成的十进制计数器如图5-7(a)所示，其状态图如图5-7 (b)所示。http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ ht

23、tp:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/http:/www.si- = 计数模N 1 图5-7 十进制计数器 (a)逻辑电路；(b)状态图v【例5-3】 试用74LS161芯片采用预置数法实现六进制计数器，要求计数初始状态为3即(0011)2。v解：计数模为6，且计数初始值为3，则-可得到反馈数= 8 = (1000)2v所以应将QD端经过一个反相器（非门）与端相连，预置数端DCBA应为0011，其逻辑电路如图5-8 (a)所示，图5-8(b)为对应的状态图。图5-8 六进制计数器 (a)逻辑电路(b)

24、状态图 v当计数状态在01101111变化的也可称为十进制计数器。如图5-9所示。图5-9 十进制计数器 (a)逻辑电路；(b)状态图v【例5-4】 试用74LS192芯片，采用反馈归零法和预置数法分别实现六进制加法计数器（假设最小计数值为0）。v解：（1）反馈清零法。由功能表分析知道，74LS192具有高电平有效的异步清零功能，故采用与门实现反馈清零，且由于不存在过渡状态，所以有v反馈数= 进位模数N = 6 = (0110)2v其电路如图5-10 (a)所示。v（2）预置数法。由功能表知道，74LS192具有低电平有效的异步置数功能，故采用与非门实现反馈清零，并且也存在过渡状态，所以有v反

25、馈数预置数 = 进位模数N = 6 = (0110)2v因为最小计数值为0，所以预置数等于0。其电路如图5-10 (b)所示。http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ htt

26、p:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/http:/www.si- (a)反馈归零法；(b)预置数法 v利用一片74LS290芯片可构成从二进制到十进制之间任意进制计数器。74LS290构成二进制、五进制和十进制计数器的电路如图5-10所示。图5-11 74LS290构成(a)二进制；(b)五进制；(c)8421码十进制 http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ ht

27、tp:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/http:/www.si- 到十六进制之间的任意进制计数器；利用两片74LS161，就可以构成十七进制到二百五十六进制之间的任意进制计数器。以此类推，可根据计数需要合理地选取芯片数量

28、。v以两个芯片的级联为例：先决定哪块芯片为高位，哪块芯片为低位，将低位芯片进位输出端OC与高位芯片的计数控制端P或T直接相连，两个芯片的CP端接一起由同一个计数脉冲控制，然后根据要求选取上述三种方法（反馈归零法、预置数法和进位输出置最小数法）之一，完成对应电路。v可以用74LS290构成多位任意进制计数器，就得根据需要选取多个芯片。v例如，用74LS290构成二十四进制计数器，需要两片74LS290。先将两个芯片均连接成8421码十进制计数器，再决定哪块是高位芯片（十位，应计2），哪块是低位芯片（个位，应计4），将低位芯片的QD与高位芯片的CP1相连，然后采用反馈归零法就可以实现二十四进制计数

29、。实现电路如图5-11所示。v低位芯片先开始计数，当计到最大数1001（即9）时，再来一个CP脉冲，就会回到最小数0000（即0），此时QD端将出现一个下降沿，这个下降沿使得高位芯片的计数脉冲CP1有效，高位开始工作，但只能计一个数，因为只有在低位完成一个循环的计数时QD端才会出现第二个下降沿。由此可见，只有当低位芯片计满十个数时高位芯片才能计一个数。http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/www.xunchi- http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/ http:/ http:/ http:/ http:/http:/ http:/ http:/ http:/http:/www.