正弦信号发生器设计实验指南-de2(DOC)

1、实验练习正弦信号发生器练习一正弦信号发生器设计利用分频器将 elk 设为 16hz本实验预备了两个文件：sin.v 和 sinwave.mif。sin.vhd 是顶层设计文件；sinwave.mif 是rom 的初始化文件。这两个文件在下面设计将用到。实验之前建立一个sin wave 文件夹将以上两个文件拷入其中。下面将详细介绍设计流程：1 工程创建进入 Quartusll 开发软件，选择 File- New Project Wizad。弹出工程向导对话框，点击Next。Project Vizard.: Directory, Naae, Top-Level Erttity pag. . . X

2、What裕the working dirsetory foi this project? | D:sinwaveWhat is the name of this project?| $inwaveWhat is the name of the top4evd design entity For this project? T hi name is case sernsilrve and must exactly match theentity name in the design file.| sirwave.Use Existing Project Settings .在对应位置填入工程名和

3、顶层实体名，再点击Next。点击 Next。ffev Pro jectFly 1 Deuice Settings pic：e 3 nf S区 Back彌t Finish取消实验所使用的是 Cyclone 系列的“ EP2C35Q672C6 ”，点击 Finish。工程新建完成，此时只是配置了与工程相关的一些基本设置，在开发过程中如需要，仍然可以通过菜单Assignments -Settings 来修改。2 sin 信号发生器顶层模块的设计新建文件，打开 File-New，选择 Device Design Files 子类中的 Verilog，点击 OK，创建 一个verilog 文件。Shcm

4、 in比,Package/Spd g旧樂Tj-ameCore JLEsUMI/.Merncir.Embed.PLiEP2C35F&72C611.2V33216475493940704臣OF耐妙/1.2V505264505944321724EP2C7UFT71 2V634164221152000却D4-New-Memory Files 项，选择Memory In itializati on File 点击MerSOPC Builder System-Design FilesAHDL FileBllock Diogrom/Schennotic FileEDIF FileState Mach

5、ine FileSystemVerilog HDL FileTel Script FileVerilog HDL FileVHDL File-Memory FitesHexadecimal (IntekFormat FileMemoiy Initiafization File-Verification/Debugging FilesI n-Sytem Sources and Probes File Logic Analyzer Inlerface File SignalTap II Logic AnalyzerFiaVector Waveforrn File-Other FilecAHDL I

6、nclude FileBlock Symbol FileChain Description Filesin wave.v，Add/Rmov Files m Pr oj act.Opgn in fflaizi Window * EDidbl命Docki n-LJ-LJ2）定制 ROM下面我们将初始化数据文件 sinwave.mif 文件加载到硬件模块中，通过菜单Tools-MegaWizard Plug-In Ma nager 。rave sinvaveFvhd-Tools Window HelpEDA Simulation ToolRun EDA Timing Analysi s ToolLa

7、unch Demi評EilorerAdvanced Li st FathsTimeQuest Timing AnalyierAdvisorsCkip EditorHetlist Vi awtrsSi gnalTap II Logi c AnalyzerE InSystsm Memory Content di torBl Logic Analyzer Interface Edi tori gnaLPrcb* Fins.FtogrmmtrMegaWi zard Plug-In Manager.tj SOFC Builder.弹出对话框，选择第一项，点击Next。选择 Memory Compiler

8、 中的 ROM : 1-PORT，并选择 Verilog，输入文件名：drom.v。点 击 Next。File Edi t Vi ew Frj ectJis si gninentE Fro g 底唇铀电-心irProjectNavigatorabcProjectNavigatorF 面是对生成 rom 的参数进行设置。如下图设置，点击Next。如下图设置，点击 Next。IegaYizardi Plug-In耳nagir ROS; 1PORT page 4 of TROM: 1-PORTin ParameterSettings GeriEaJ Mem InitResource Usage1 M

9、4KWhich ports should be registered? Odata input portJ j -SSS - Jhoutput portCreate cne clock enable signal for eachclock,signal.Allregistered parte are Controlledby theenabtesignal(s). CreateAbyte enable portWhat is the uidth of a byte for hrybe enable?_ Create An adr asynchronous deir forthe regist

10、ered portsMore Options .Mors Optnns + “CancelFinish指定 rom 所对应的初始话文件 sinwave.mif。点击 Finish。dromBlock typt: AUTO、ctock；=.address(5.O厂1rLrDocumentationF戶町匚IH将生成的 drom.vhd 添加到工程中。右击 Project Navigator 中 Files。选择 Add/Remove Files inProject。Quart us II IP FilesWhen you cieate an Alters IP variation, a Quar

11、tus II IP File is geneialed Quartus II IP Files are used ta represent the AlteraIP in your design. Do you want to add the Quartus II IP File to the ptojecl?Automatically add Quartus II IP Files to all pioiecte(Note：Turning on thi$ option permanently $uppresse$ ith$ dialog bow. You can change thi$ se

12、tting in the ptionsdialog boK) )选择以后是否自动加载该类文件。No 2 应翁為席曾崎1 rrujcLL 1叫口1斗口丄51 .abc找到 drom.vhd 文件，点击Add。件。File Edi t Vi ew PrGj ect AssignmentAil/R4 编译综合编译综合点击采单Process in g-Start Compilatio n。如果设计没有问题就会，弹出编译成功的对话框，并显示下图。如有错误，就必须根据提示来查找错误。Uuarl m i i - f :/i3Ms,r/3Lnvi.VF - irmvc- KMPSLntLOR帀口上-!: *-

13、 Flv hinaEj,lV* Pi=L* ttin frfl-.ME* MTI OIF-TIIItrRKnai-Bf：t-L ilp-二|趙卢啓石Tjp0 Ktoity tfijabLcd-H SUatun: 1-Tjxd L E4II|VJL& cLidc guhi vhL-tKITE-u Eipgli cd.at自cLidu - njduCa* KnaHyzft u tuEic |3| EarjJuaf ui cJod ifcvrM歹Tnfea dxta CUT1Nu InurMl. CHM EJ LVJ. MJEMEMTIUWTruMr J-1Mwd Jiit&MELE

14、iri imurTrdriib：uLIAI UTvruidiLurjnEEMEMCiirMirIAI tf5nEU_3a?.| !irdu_?r-rirjKi|9加JUEMIEFBtLEfc Of怙i?LLwtLi口pLx TniTTI lAxmh. Kaccy dev: nil JJWLgE.-TnlLjviT/m ejiMJEcftl JjrarEM 13LEBMI: gaiE,atja&Tn*i Q-dwwv TC hiLL CwaJauwi Q ccrPu $TWILIMW.：SPi晞黃p*申邑邛顷k i*ABl| k HsEQtd AQELFA Eld &切世色临1佝

15、&F切 /Ita和d-d-19- 3z 1Far Kilfr, |r-iii Fl|WIkkma5 仿真对工程编译通过后必须进行功能和时序仿真，以便了解系统是否满足要求，步骤如下: 新建波形文件，File-New-Other Files-Vector Waveform file 。点击 OK。O1XbiLi-yc “UT|l-ll -K!迪CCLKH口HKETraifcbrikinaBSLLI QilJHR- ni# 5BLI&BIRn-口.41Blw El耳a lu*鼻g Fl“ L.It |S-_ 4 1尸11 riiuii -寻_1应出山r 鼻Hiirs ZnrKLaa

16、f lal-n M-L-jU U VuTluUImii4. iMaTifLmL 3:iLyHHHlirijnH ML T-uilPn-Jl2aTI.M hl CIIAKI rriffirtMCM：Tri-tl 14pcffKrT：! Kflwr rinilwa THIMLbTblAlTbiatl nrwlBinfiT iJ ILL*J.+Z “ m r幻曲M Ci沉辭BL咽3u.Lri ZI5璋hJL VvEi-M.CiUVTiEID MMrcL DKFXKWTStfiTHII ?33.ZII4 IESi| / Al.11 4 I F11 /的禹！ g IJ9 / -m 411 0和 3 1

17、)応砧fy |宙R?i_|I0 ETAHrJ| 辱3i . n 5呻rhtnawiB khtJ|TEI3 4 rtltriCI I Pi I lBi (TLMIBA Lnla)号一hs.hhr Lrq*. prdr CLuaicjri&iFi；iUijljraiBii EM ladLCL Irririrh w kmaa CjrBi NapF二=-FBev冈SOPC Builder SystemA-Design FilesAHDL FileB lock. Diagram/Schennatic FileEDIF FileState Machne FileSystemVerilog HDL

18、FileTel Script FileVeriog HDL FieVHDL FileMemoryFilesHexadecimal (Intel-Format FileMemory Initializaticn File-Verification/DebuggingFilesIn-System Sourc&s md Frobes FileLogic Anaizer Interface FileSiignalT ap II Logic Analyzer FileVector WaveJoim File-Other FilesJ. Iir.1 I i I II设定波形仿真文件的文件名，sin

19、wave.vwf。点击保存。右击波形文件编辑区右边空白处，选择Insert Node or Bus。Gi| sinwave. vwfM aster T ime Ear:12.425 re*_ Ponter:350 p$Interval:CuiCtrl+KCopyCtrl+CPtt.3 tCtrl+VPast e Speci alk-Rep eat Fate -DJ_DoiInsert Copied ModesIn.s Cr-1. V die oxr Bus -Z,o otn10. O ns在 Name 中填入 DOUT，点击 OK。将 DOUT 信号输入到波形文件中。用同样的方式将CLK 输入

20、到波形文件中。TnsEir七Node orBUJSfJame:Ip&Value type:Bus艸kith:Start index:LanclNodeFinder.Duplay gcap code court as binary count右击 CLK，设置输入信号 CLK。一-cue* DOUTZockmCui.E-ast-tF astc Sioeci eLLRep cF rant ci.Pel4Ctrl+XCtrl+CInsert Copi ed NodesITLIZart. Noda or-.SaXac t.卫utiiru-a.v4form Tnt.kr v-aZLUliSir

21、oiapProperti牡工* Z2：06：3 30071Lw saed in. text rorma匕.aiveei lJtiEorjuei-. You丄污22s 07；JL5 2007孑22:07:止 HZOO?L s s aw e rJCti-l+Alt+OF oir c i nc; H i chCtrl+Alt+1Mi cK Tfnped-ajkc( (X) )Cti-l+Alt+ZW u olz UiJflCTkwn. Cl)CHi-l+Alt+YrWQQJCLow CL)Ctrl+jklt+匚Wcralc Higjk Q)C trl+KL t*HDOFL*1,I * a(C)ICt

22、rl+Alt+DT XbV+X七Ctrl+Ot.+XC ijunt.Ctrl+Alt+VClocfc.Ctrl+Alt+K1Aarhi t-r -ary Value.CHrl+Alt+BRoztdcKm Vol-ucCHrl+Alt+R-cran czompEEess i t into Com点击菜单 Processing-Start Simulation，对工程进行仿真。右击DOUT 选择 Properties，Radix 选择 Un sig ned Decimal，点击确定。F 面是正确仿真结果。6 管脚分配点击菜单 Assignment-Pins,打开管脚编辑器，设置如下Location

23、。ToLocationI/O Bank1 CLKPIN N22将工程重新编译一次，用于保存管脚的设置。7 硬件设置下载在编译后工程文件夹中就会生成一个sinwave.sof 文件，用于下载到 FPGA 中实现设计的功能。在下载前必须先对硬件进行连接和设置。当确认实验箱上的并口线已经和计算机正确之后，还需在 Quartus II 中作必要的设置。点击菜单 Tools-Programmer。点击 Hardware Setup。打开一个对话框。在点击Add Hardware。Nnde Prupert iesVaint12.43 ns1詡CLKB 013 npvrU 0640.0 ns L1.2Su

24、si2.56us3.2 us_価1田来165厂iHC廊来陶* 209 x 2i9厂西LX 2药旷Its如下图设置，点击 OK。一般情况 Quartus II 能够自动的监测到sinwave.sof 文件。也可以点击 Add File 来添加文件。选择 Program/Configure。最后点击 Start 下载 sinwave.sof 到 FPGA 中。二二Hardware Setup.ByteBlaster |LPT1Mode: JTAGTProgpess:Fie厂Enabkleal-ine ISP to allow background pfogramming (For MAX II d

25、evices实验箱上七段显示管会以一定的频率显示sinwave.mif 文件中的数据，值得说明的是实验箱显示的是 16 进的值，而 sinwave.mif 中给的是无符号的 10 进制值。可以将仿真文件 sinwave.vwf中 DOUT 的值显示为 16 进制值，就可以更好地进行对比。至此已经完成了实验一的所有内容。练习二 SingnalTap 的使用点击菜单 File- New，选择 Other Files，选择 SignalTap II File。点击 OK。SOPC Builder SystemA-Design FilesAHDL FileBllock Diogrom/Schennot

26、ic FileEDIF FileState Machine FileSystemVerilog HDLFileTel Scfpt FileVerilog HDLFileVHDL File-Memory FiJesHexadecimal (IntekFormat FileMemoiy Initialization File-Verification/Debugging FilesIn-System Sources and Probes FileLogic Analyzer Inlerface FileSign日IT ap II Logic Analyzer FileVector Waveform

27、 File-Other FilecAHDL Include FilaBlock Symbol FileChain De$cfipticn FileSiTiapsys Design Ccnstraints FileText FileOKCencel如下图所示，双击 Node 下面的空白区，打开 Node Finder 对话框，插入信号 DOUT。在 SignalConfiguration 中 cloclk 填入 CLK , Sample depth 选择 8k, Buffer acquisition mode 如图选择。将设计重新编译一次。如前面所述，点击Setup 来设置硬件。在 SOF Ma

28、nager 中添加sinwave.sof 文件，并点击 下载 sof 文件。点击 Autorun Analyzer 如图中所圈。File Edit Vi awFroj ect Processing Tools Window何|佢“HjH卜-rCMlr ：C|*図|ia|*Sr |Instance Manager恤耳）S |Flead to acquireInstance| StatusLEi60S |Memorur65561M51ZMLAB:tVOMNot running606 cdl$65536 biU0 blocks右击 DOUT，选择 Bus Display Fomat- Un sig

29、ned Line Char，就可以显示下面波形。For Kelp, press FlQ Quartus II - :/tfinvave/sxnvave - mvave - tfinvave. stpeSEEFile Edit Viev Project Processing Tool, VindovO|Irtancc ManagerQ El |Rca In-System Memory Content EditorERA. Sirnulati on ToolRuxt EDA T i m i ng AxiaZLys：! s T ool2LaujfLeKD eBiSp aee El-Oir erLis

30、t Fjith.2Lim-eJQusst Timing;Advi Er*EChip Edi torUcf.1 i st. Vi cw ersLitSysLeirn閘也fftdi胚Certt ent Edi t&r(KJL-dpgi cEdi tSiobe Pin3 .Erosramm-erMtffi-aJILi zai-d Plu-In N ariaeer.S口F匚Bui L dLir .TcX Seri pts-.C*us t.omi xe.Si. n.oZT IZc Azkaly z arQpt iOUE,.-L；i cA-n.= a Sa tup.将 sinwave.sof 添加到对应位置，点击所圈键，重新下载。JTAG Chain Configuration:JTAG readysinwavesinwave. sof右击 roml，选择 Read Data form In-System Memory。就会将内存中的数据读出来，如下 图。 Quart us II - D: / s invave/s inwave 一 ffinTave 一 In-Sy siEeaLory C ont ent EditorTil. Edit Vi*T将读出的数据如下图进行修改，再右击上图中的rom1，选择的 Write Data to In-SystemMemo