基于单片机的多功能信号发生器的设计

1、毕业设计（论文）毕业设计（论文）题 目：基于单片机的多功能信号发生器的设计院 系： 专 业： 班级学号： 学生姓名： 指导教师： 成 绩： 年 月 日II摘摘 要要信号发生器又称信号源或振荡器，在生产实践和科技领域中有着广泛的应用。各种波形曲线均可以用三角函数方程式来表示。例如在通信、广播、电视系统中，都需要射频（高频）发射，这里的射频波就是载波，把音频（低频） 、视频信号或脉冲信号运载出去，就需要能够产生高频的振荡器。在工业、农业、生物医学等领域内，如高频感应加热、熔炼、淬火、超声诊断、核磁共振成像等，都需要功率或大或小、频率或高或低的振荡器。本设计主要由主控制器模块、信号发生模块和液晶显示

2、模块三大部分组成。采用STC89C52 单片机为主控制器，由它来控制 DDS 芯片 AD9835 再通过 TLC5615 完成数字量输入到模拟量输出的转换，然后经运放调节电压幅度，产生 1MHz15MHz 的正弦波和方波，最后由液晶屏显示。本论文其重点讨论了 AD9835 基本工作原理、DAC数模转换及其与 89C52 单片机控制系统的硬件结构和软件设计框图。关键词：单片机；DDS 芯片；液晶显示 IIIAbstractSignal generator is signal power or oscillator in production practice and science and te

3、chnology has been widely used in the field. Various waveform curve can be expressed by trigonometric function equations. For example in telecommunications, broadcasting and television systems, high-frequency radio frequency (need) emission, here is the carrier of radio frequency waves, video and aud

4、io (low) signals or carrying out the pulse signal, need to be able to produce high-frequency oscillator. In industry, agriculture, biomedical fields, such as in high-frequency heating, smelting, quenching, ultrasonic diagnosis, nuclear magnetic resonance imaging, etc, all need power or big or small,

5、 high or low frequency or the oscillator.The three main module design, control module, signal module and LCD module. AT89S52 SCM, mainly adopted by it to control the controller chip AD9835 DAC0832 through spurious again, it is a of 8 bits can be completed digital-to-analog converters, digital input

6、to the analog output conversion, then the op-amp regulation, to meet the requirements of the voltage waveform, finally by the display on the LCD panel. LCD USES is four line resistance feeling. This paper discusses the basic principle of work, and AD9835 89S52 interface, the single chip microcompute

7、r control system, the hardware structure and software design, working principle and touch screen.Key words: SCM；DDS chip；LCDIV目 录绪论.11 系统设计与方案论证.51.1 信号发生器实现的功能 .51.2 系统方案设计 .61.3 DDS 工作原理与特点.61.3.1 DDS 工作原理 .61.3.2 DDS 性能特点 .71.4 系统模块设计思路 .81.4.1 控制模块 .91.4.2 显示模块 .91.4.3 功率放大模块 .101.5 开发工具与开发环境 .1

8、01.6 本系统的设计框图 .112 系统硬件电路设计.122.1 单片机最小系统 .122.1.1 STC89C52RC 单片机.122.1.2 单片机最小系统 .132.2 信号发生模块电路设计 .142.3 1602LCD 显示屏 .172.3.1 液晶显示屏概述 .182.3.2 接口信号说明 .182.3.3 1602LC 地址说明 .182.3.4 1602 指令码说明 .192.3.5 1602LCD 写操作时序图 .192.3.6 1602 硬件电路 .202.4 D/A 转换与功率放大模块 .202.4.1 TLC5615 芯片.20V2.4.2 AD603 芯片.222.5

9、 声光提示电路 .242.6 按键电路设计 .253 系统软件设计.273.1 系统软件设计语言与步骤 .273.2 系统软件流程图 .283.2.1 主控制器软件设计 .283.2.2 主程序设计 .283.2.3 LCD 液晶显示驱动程序设计 .293.3 波形产生模块的软件设计 .303.3.1 波形产生模块主程序设计 .303.3.2 波形输出功能程序设计 .323.4 声光提示电路的程序设计 .334 系统的调试.344.1 波形的输出测试 .344.2 参数测量与误差分析 .36结论.37致谢.38参考文献.39附录 A .40附录 B .53附录 C .546绪论波形发生器是一种

10、常用的信号源，广泛地应用于电子工程、通信工程、自动控制、遥测控制、测量仪器、仪表和计算机等技术领域。通常认为，波形发生器是随着不断进步的计算机技术和微电子技术在测量仪器中的应用而形成和发展起来的一类新型信号源。可分四大类按其波形信号：正弦信号发生器。这类发生器主要适用于测量电路和一些系统的频率特性、可出现的非线性失真、增益及灵敏度等等。按照性能和用途分类还可细分为高频（100 千赫至 300 兆赫）信号发生器、低频（20 赫至 10 兆赫）信号发生器、微波信号发生器、扫频和程控信号发生器及频率合成式信号发生器等。函数信号发生器（也叫波形信号发生器） 。其是一种能产生某些特定周期性时间函数波形（

11、包含正弦波、方波、三角波、锯齿波和脉冲波等）信号的发生器，几个微赫到几十兆赫都属于其频率范围。不仅供通信、仪表和自动控制系统测试用，在其他非电测量领域还被广泛使用。脉冲信号发生器。这种发生器能产生宽度、幅度和重复频率可调的矩形脉冲，线性系统的瞬态响应可用它测试，或用作模拟信号来测试雷达、多路通信和其他脉冲数字系统的性能。随机信号发生器。通常由噪声和伪随机两类信号发生器。主要用到噪声信号发生器的地方：引入一个随机信号到待测系统中，测定系统性能是凭借模拟实际工作条件中的噪声；测定噪声系数通过外加一个已知噪声信号与系统内部噪声比较；用随机信号代替正弦信号或脉冲信号，实现系统动态特性的测定。进行相关函

12、数测量用噪声信号时，若平均测量用时过短，统计性误差难以避免，解决这种情况可以用伪随机信号1。1历史发展情况总的来讲，波形发生器的发展经历了以下几个阶段：第一阶段：分立元件实现阶段在早期集成电路还不成熟的时候，波形发生装置都是由三极管等分立元件组成的。采用这种方法设计实现的波形发生器，硬件电路十分复杂，而且输出波形单一，频率和幅值不易精确调节。但这种方法实现的波形发生装置，具有频率稳定度高的优点，例如石英晶体振荡器，至今仍在信息技术等领域具有不可替代的作用。7第二阶段：集成芯片实现阶段随着运算放大器等简单集成电路的发展成熟，采用少量的集成电路芯片可以替代大量的分立元件实现波形输出的功能。在一定程

13、度上降低了硬件电路的复杂程度。随着单片机和存储芯片的发展，软件编程的思想逐渐被引入到电子领域中，利用软件编程的灵活性和可重复性的优点，可以进一步简化硬件电路，并且将数字化和智能化的概念引入到波形发生器的设计中，使得波形频率和幅值的精确可调成为了可能。 第三阶段：专用集成芯片实现阶段随着集成芯片制造工艺的进一步发展，一些高性能的波形产生专用芯片逐渐被应用到该领域并获得成功。波形发生装置的电路设计得到进一步简化，而与此同时，所产生的波形的质量却得到了显著提高。例如应用比较广泛的 DDS 芯片 AD9833 系列，能制作出各种频带宽，质量高的波形信号，例如应用高性能的 AD9833 芯片，可以做出频

14、率 1GHZ 以上，频率分辨率 0.1HZ 以下的优质波形2。2国内波形发生器发展现状与发展趋势如今，波形发生装置的门类已经相当齐全。基于各种不同技术的波形发生装置各具特色，分别在不同的场合得到了广泛应用。基于模拟器件和振荡原理的各种信号产生电路，例如 RC 振荡电路和 LC 振荡电路等，由于其电路简单，稳定性较高，在一些对波形参数可调性要求较低的场合应用较为广泛；近些年随着数字集成芯片的发展而逐渐出现并成长起来的波形产生技术则在对波形的各种参数要求较高的场合占据优势，使其在通信、雷达、电子对抗、导航、广播电视、遥测遥控、仪器仪表等许多领域中被广泛应用3。随着科技不断发展，在各个领域对信号产生

15、电路提出了越来越高的要求。以往那些只具有单一优势的波形发生装置的应用越来越受到限制。例如用模拟器件构成的波形发生器电路简单可靠、信号频率较高，但可调节性差；采用数字电路为核心的波形发生装置所产生的信号可调节性好，但电路复杂，而频率又不易做的很高。较为理想的波形发生装置应该同时具备多方面的优良品质，信号的频带应该较宽，而且步进精确。另外，微型化也是信号产生装置的发展趋势之一，这样，才能将信号发生装置方便的嵌入到各种仪器设备中。随着芯片制造工艺的不断提高，性能更高、体积更小的8专用信号处理芯片必将会越来越多地应用到信号产生电路中，使更高质量的信号的产生成为可能。3课题的提出前已述及，基于直接频率合

16、成（DDS）技术实现的波形发生器具有频率分辨率高，频率切换速度快，输出信号噪声低，易于集成等优点，具有较高的实用价值。直接数字频率合成技术（DDS） ，就是将要产生的波形数据存入波形存储器中，然后在参考脉冲的作用下，对输入的频率数据进行累加并将累加器的输出经过转换后作为读取波形存储器的地址，读出的波形数据经过数模转换后变为电压信号，也就是连续的阶梯信号，再加一级低通滤波电路，过滤掉波形信号里的高频成分，即可得到较为理想的波形信号。DDS 技术的实现，一般有如下几种可选的方案。首先是使用专用的 DDS 芯片，例如应用比较广泛的 DDS 芯片 AD9833 系列。专用 DDS 芯片性能可靠，特别是

17、在高频领域，有着无可替代的地位。但在中低频领域，专用 DDS 芯片却不一定是唯一的选择。其次是基于可编程逻辑器件 FPGA 的实现方法。这也是一种较为成熟的实现方法，FPGA 是把相应的逻辑“暂时”固化为硬件电路了，而且 FPGA 在编程使用时也十分灵活，因此，利用 FPGA 作为核心器件再辅以低通滤波等辅助电路就可以得到质量较高的波形信号4。单片机以其体积小，功能齐全，价格低廉，可靠性高等方面所具有的独特优点，长期以来被广泛的应用在各个领域。作为一种优秀的控制装置，当只要求波形发生装置工作在频率较低的频段时，用单片机取代专用 DDS 芯片和 FPGA，通样可以得到频率精确可调的高质量的波形信

18、号。本系统将波形数据存放在单片机的存储器中，利用软件编程的方法模拟 DDS 原理，实现直接数字频率合成的功能5。4系统结构简介本文共分为四个大部分：第一部分：系统总体方案设计，提出了信号发生器系统的总体设计方案，并进行比较，最终选择了最优方案进行设计。第二部分：系统硬件设计部分，详细说明了系统的硬件设计，以及各模块的硬件9设计说明。第三部分：系统软件设计部分，阐述了系统主流程图以及各子程序流程图。第四部分：系统的调试，阐述了系统软硬件调试过程。101 系统设计与方案论证1.1 信号发生器实现的功能本系统设计信号发生器欲实现的功能如下：（1）本系统需要设计显示器，用以显示当前信号发生器的波形类型

19、，以及信号发生器输出波形的幅度及频率；（2）本系统需要设计键盘电路，用以调节信号发生器输出波形的幅度值和频率值；（3）本系统需要设计的信号发生器可以输出三种不同的波形，波形类型分别为矩形波、正弦波和三角波；（4）本系统需设计的信号发生器可以实现输出频率在 1Hz 和 100MHz 之间。1.2 系统方案设计 目前，波形发生器设计方案主要有以下几种：1方案一 用分立元件组成的函数发生器。分立器件是相对于集成芯片而言的。随着科学技术的不断发展，人们渐渐步入电子时代，分立器件也被也被广泛应用到消费电子、计算机及外设、网络通信，汽车电子、LED 显示平等领域。它包括：半导体二极管、半导体三极管、电容、

20、电阻、逻辑器件、传感器、敏感器件以及装好的压电晶体类似半导体器件等。用分立器件组成的函数信号发生器通常机构简单、成本较低。但是由于元器件的分散性及环境条件的改变等因素，致使波形频率产生偏差，它通常是单函数发生器且平率不高，其工作不很稳定，不易调试6。2方案二11制作函数信号发生器可用运放 IC、晶体管等通用元器件。晶体管、运放 IC 等通用器件均可以制作函数信号发生器，用专业的发生器产生信号则是普遍选择。函数信号发生器 IC 在早些时候，如 M8045、CA102、XR5547 等，不仅精度不够高，功能也比较少，频率上限只有 200kHz，若想产生更高的频率信号是难以实现的，再加上不够灵活的调

21、节方式，频率，占空比无法单独调节。由于用通用器件制作的信号发生器同样具有频率不高的缺点，因此，在本论文设计中，此种方案也不宜采用。3方案三采用 DAC0832 通过查表得方式输出需要的波形，通过单片机定时向 DAC 转化器发送转换数据，实现不同的幅值和频率的输出。这种方法能够实现各种需要的波形的输出，成本也不高，只是在扩展外设的时候浪费了大量的接口，以后的系统扩展可能会有影响。4方案四利用专用直接数字合成 DDS 芯片制作的函数信号发生器。DDS 有如下优点：（1）速度快，可达到 s 数量级；（2）频率分辨率较高，输出频点多，可达多个频点切换；（3）能够输出正交信号；（4）频率切换时能实现相位

22、连续；（5）可以产生任意的波形；（6）输出噪声低，对参数频率源的噪声有改善作用；（7）全数字化实现便于集成，体积小，重量轻。DDS 芯片的时钟频率从几十兆赫兹到几百赫兹不等，芯片从一般功能到集成有 D/A 转换器和正交调制器7。DDS 有上述诸多优点，而且利用直接数字合成 DDS 芯片实现的函数信号发生器能够产生任意波形并达到很高的频率，克服了方案一、方案二的多数缺点，故本设计采用方案四。121.3DDS 工作原理与特点1.3.1 DDS 工作原理直接数字频率合成器（DDFS）的基本原理：DDS 是利用采样定理，根据相位间隔对正弦信号进行取样、量化、编码，然后储存在 EPROM 中构成一个正弦

23、查询表，通过查表法产生波形。它是由参考时钟、相位累加器、正弦查询表和 D/A 转换器组成，如图 1.1 所示。图 1.1 直接数字频率合成原理框图相位累加器由 N 位加法器级联与 N 位累加寄存器构成，其原理框图如图 1.2 所示。时钟脉冲信号 Fc 被接受时，频率控制数据 K 被累加相位数据与 N 位加法器相加，结果被送到累加寄存器的输入端。新产生的相位数据会被反馈到加法器的输入端，在下一时钟的作用下加法器继续与频率控制数据 K 相加；同时以相加后的结果形成正弦查询表的地址，取出表中与该相位对应的单元中的幅度量化正弦函数值，作为取样地址值送入幅度/相位转换电路。这样查找表就可把波形存储器内的

24、波形抽样值（二进制编码）查出，完成相位到幅值转换。波形存储器的输出送到 D/A 转换器，D/A 转换器将数字量形式的幅值转换成所要求合成频率的模拟量形式信号8。图 1.2 相位累加原理框图这样看来，每一个时钟脉冲输入，相位累加器都会把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位。当相位累加器加满量时就会产生一次溢出，溢出频率就是 DDS 输出的信号频率。131.3.2 DDS 性能特点电路设计 DDS 的性能特点（1）频率转换时间短由于数字合成是一个开环的系统，无任何的反馈，使得数字合成的频率转换时间非常的短。实际上，当 DDS 的频率控制字发生改变，经过一个时钟周期之后，按照新

25、的相位增量进行累加，才能实现频率转换。DDS 频率转换的时间可达纳秒级，比使用其它的合成方法都要少几个数量级。 （2）输出波形灵活性只要 DDS 内部加上相应控制如控制 PM 通过调相、控制 FM 通过调频以及控制AM 通过调幅，就可以灵活方便地实现调相、调频和调幅功能，产生PSK、FSK、MSK 和 ASK 信号。次外，只要不同波形的数据值在 DDS 的波形存储器中存放，每种不同波形的输出即可实现，如锯齿波、三角波和矩形波甚至是其他的波形。当余弦和正弦函数表分别存放在 DDS 的波形存储器中时，正交的两路输出即可得到。（3）输出频率带宽较宽输出的频率带宽理论值为 55%fs。但是，考虑到其低

26、通滤波器的特性及设计难度，抑制杂散的输出信号，输出频率带宽在实际上仍能达到 45%fs。（4）相位变化连续改变 DDS 的输出频率，实际每一个时钟周期的相位增量上的改变，都是连续的相位函数的曲线，只是其频率在改变频率的瞬间发生了突变，因而使信号相位的连续性得以保持。（5）其他优点由于直接数字合成芯片中大部分器件都属于数字电路，功耗低、易于集成，可靠性高体积小，且易于程控，因此性价比很高9。141.4 系统模块设计思路根据毕业设计要求，以及方案的比较结果，拟采用 DDS 芯片实现设计内容。本设计采用模块化思想，即将不同功能器件分别做成不同模块。根据功能要求，共分为五大模块：输入模块、显示模块、造

27、波模块、调幅模块和控制模块。其中输入模块为键盘，输出模块为 LCD1602 液晶显示器。输入与输出模块体积较小，焊接在同一块电路板上，但分有不同数据接口，相互独立。造波模块由 DDS 芯片及其外围电路以及一个低通滤波器组成。调幅模块由一片串行的 10 位 D/A 芯片和功率放大芯片组成。控制模块由单片机、晶振电路和复位电路组成，构成单片机最小系统。1.4.1 主控模块的选择方案一：用单片 STC89C52 作为系统的主控核心。单片机具有体积小，使用灵活的，易于人机对话和良好的数据处理，有较强的指令寻址和运算功能等优点。且单片机功耗低，价格低廉的优点。方案二：C8051F005 单片机是完全集成

28、的混合信号系统级芯片，具有与 8051 兼容的微控制器内核，与 MCS-51 指令集完全兼容。片内集成了控制系统和数据采集中常用的模拟部件和其他数字外设及功能部件，还具有标准 8052 的数字外设部件，而且执行速度快，但其价格较贵。方案三：用 FPGA 等可编程器件作为控制模块。FPGA 可以实现各种复杂的逻辑功能，密度高，速度快，稳定性好等许多有点。FPGA 在掉电后会丢失数据上电后须进行一次配置，因此 FPGA 在应用中需要配置电路和一定的程序。并且 FPGA 作为数字逻辑器件，竞争、冒险是数字逻辑器件较为突出的问题，因此在使用时必须注意毛刺的产生、消除及抗干扰性。在此系统中，采用 STC

29、89C52 单片机作为控制比采用 C8051F005 单片机、FPGA实现更简便。基于综合性价比，确定选择方案一。1.4.2 显示模块的选择方案一：采用 LED 数码管。LED 数码管由 8 个发光二极管组成，每只数码管轮流显示各自的字符。由于人眼具有视觉暂留特性，当每只数码管显示的时间间隔小于151/16s 时人眼感觉不到闪动，看到的是每只数码管常亮。使用数码管显示编程较易，但要显示内容多，而且数码管不能显示字母。方案二：采用 LCD 液晶显示器 1602。其功率小，效果明显，显示编程容易控制，可以显示字母。优点是显示信息非常丰富，可以很形象的显示信号发生器的各个参数。占用的 I/O 资源比

30、较少，不需要循环扫描，节省了大量的程序开销。以上两种方案综合考虑，本设计选择方案二。1.4.3 功率放大模块的选择方案一：采用多级放大电路。由两个晶体管构成共射共集放大电路如图 1.3 所示，第一级起到电压放大作用，达到正弦信号峰-峰值输出，第二级为跟随器，主要为了能够带 50 欧的负载，使其负载上的正弦信号的输出电压的峰-峰值达到题目的要求。此电路只是在调试选定具体参数中比较麻烦，但工作比较稳定，比较易于实现。图 1.3 共射-共基放大电路的交流通路方案二：采用可变增益放大器。增益放大器直接与 AD9833 相接，用来实现电压的放大并且控制波形的失真，精确度高，且较稳定，实现简单。系统可以采

31、用AD603，这种芯片具有程控增益调整功能。是一个 90MHz 带宽增益可调、低噪的集成运放，如用分贝表示增益，则控制电压与增益成线性关系，压摆率为 275V/s。可编程的增益范围由管脚间的连接方式决定，增益在-11+30dB 时的带宽为 90Mhz，增益在+9+41dB 时具有 9MHz 带宽，改变管脚间的连接电阻，可使增益处在所需范围内10。综上所述，本设计采用方案二。161.5 开发工具和开发环境本文件系统采用单片机 C 语言实现，编译器为 Keil uVision2。C 语言是一种程序设计语言，它具备汇编语言的一些功能，并兼顾了多种高级语言的特点。用 C 语言来编写目标源程序，不但会大

32、大缩短开发时间，而且明显地增加软件的可读性，便于更正，以研制出规模更大，性能更完备的系统。用 C 语言进行8051 系列单片机的程序设计是单片机开发与应用的必然趋势。C 语言具有可读性好的优势，更容易使大家相互借鉴，提高自己的程序设计水平。C 语言具有模块化程序结构的特点，使程序模块化，不断丰富。采用 C 语言，可针对常用的功能模块、算法等编制相应的函数可针对单片机，常用的接口芯片编制通用的驱动函数。这些函数经过整理可形成库函数，供广大的单片机爱好者使用和完善。目前，8051 系列单片机上的 C 语言的代码长度，在未加入优化的条件下做到了最优汇编程序水平的 1.21.5 倍，达到了中等程序员的

33、水平。在仿真器水平提高的前提下，优化水平还会继续提高。在软件质量和开发速度及结构严谨性等方面，C 语言的优势绝非汇编语言所能比拟11。KEIL 公司的 C51 编译器 DOS 版本曾通过美国 Franklin 公司在市场上畅销多年，最早传入我国并得到广泛使用的是 Franklin C51 V3.2 版本。随着时间的推移，KEIL 公司的产品不断升级，V5.0 以上版本 C51 编译器就配有基于 Windows 的 uVision 集成开发环境和 dScope 软件模拟调试程序。现 KEIL 公司的编译器有支持经典 8051 和 8051派生产品的版本，统称为 Cx51。新版本 uVision2

34、 把 uVision1 用的模拟调试器 dScope与集成开发环境无缝结合起来，界面更友好，使用更方便，支持的单片机品种更多。因此，Keil uVision2 是单片机程序开发的理想环境12。1.6 系统设计总框图本系统的设计总框图如图 1.4 所示。17图 1.4 系统总体框图本系统主要包括以下几个模块：主控制器及其接口电路模块，键盘及液晶显示模块，波形产生模块，幅值调节模块。其中，主控制器负责接收并处理来自键盘的命令输入，驱动液晶显示当前波形的频率值或幅值，向波形产生模块发送当前波形的频率值数据，向幅值调节模块发送当前波形的幅值数据，以此实现对整个系统的统一协调管理。182 系统硬件电路设

35、计根据系统框图可知，本系统的硬件电路设计应包括单片机最小系统设计、信号发生模块设计、显示电路设计、D/A 转换电路与功率放大模块设计和按键提示电路设计等。2.1 单片机最小系统设计单片机最小系统是指在保证控制器正常工作的前提下，所需的最小计硬件电路，它主要包括：晶振电路、复位电路、供电电路。晶振电路在单片机系统中的作用非常大，它为单片机电路内部工作提供时钟频率。时钟频率越高，系统工作越快，它是单片机内部一切指令的时钟基础。在正常条件下，普通的晶振频率绝对精度可达百万分之五十，可靠性很高，通常外部晶振电路与系统内部锁相环电路配合使用，用来提供系统所需的时钟频率。对于级联系统，如果不同子系统需要不

36、同频率的时钟基准信号，可以用与同一个晶振相连的不同锁相环来提供。复位电路主要功能是让系统恢复到初始状态，如果程序跑飞，系统无法运行，可以使用复位电路让其再次启动，恢复系统功能。供电电路主要是为系统提供能量，保证系统能正常工作。2.1.1 STC89C52RC 单片机STC89C52 是一个高性能低电压 CMOS 8 位单片机，片内含 8k bytes 的可反复擦写的 Flash 只读程序存储器和 256 bytes 的随机存取数据存储器（RAM） ，采用 ATMEL 公司生产的器件，含有高密度、非易失性等高端技术，兼容标准 MCS-51 指令系统，片内置通用 8 位中央处理器和 FLASH 存

37、储单元，STC89C52 单片机在电子行业中有着广泛的应用。STC89C52 单片机主要特性：19（1）与 C51 单片机指令系统相兼容 （2）8k 的 FLASH 可反复擦写使用； （3）256x8bit 内部 Ram； （4）三十二个双向输入输出接口； （5）3 个 16 位可编程定时计数器； （6）系统时钟范围 0-24MHz； （7）2 个 UART 串行通道； （8）8 个中断源含两个外部中断； （9）2 个读写线； （10）具有低功耗空闲模式和掉电模式，通过软件设置睡眠和唤醒功能； （11）有 PDIP、PQFP、TQFP 及 PLCC 等几种封装形式，以适应不同产品的需求。本系统

38、中，主控制器采用 STC89C52 型单片机。STC89C52 单片机是新一代超强抗干扰/低功耗/高速的单片机，其指令代码完全兼容传统的 8051 单片机。实际上，STC89C52 单片机与经典的 MCS-51 单片机具有相同的内核结构，在应用上可以当作传统的 MCS-51 单片机使用。MCS-51 单片机由美国 INTEL 公司推出，它比之前推出的 MCS-48 单片机功能更强，结构更先进，指令和电路单元都在原有的基础上增加了。MCS-51 系列单片机主要包括 8031、8051 和 8751 等通用产品13。2.1.2 单片机最小系统单片机最小系统如图 2.1 所示。（1）单片机晶振电路：

39、单片机外围的晶振电路是通过单片机的第 18（X2） 、19（X1）引脚接入。X1 脚为振荡器反相放大器和内部时钟发生电路的输入端，X2 脚为振荡器反相放大器的输出端。对于 MSC-51 一般的晶振频率可以在 1.2MHz12MHz 之间选择，这时电容 C 可以对应的选择 10pF30pF。当使用 89C52 时晶振频率可以提高到 24MHZ。对于本设计的电容 C 用 30pF，晶振选用 12MHz。晶振电路原理图如图 2.1 所示，一条引脚接在20X1，另一条接在 X2。（2）KG：复位信号。当无源晶振工作时，RST 脚将持续 2 个机器周期高电平将使单片机复位。看门狗计时完成后，RST 脚输

40、出 96 个晶振周期的高电平。特殊寄存器AUXR(地址 8EH)上的 DISRTO 位可以使此功能无效。DISRTO 默认状态下，复位高电平有效。为了防止程序执行过程中失步或运行紊乱，本系统采用了上电复位及手动复位电路。P101P112P123P134P145P156P167P178P32/INT012P33/INT113P34/T014P35/T115X218X119RESET9P30/RXD10P31/TXD11GND20PSEN29ALE/PROG30EA/VPP31P36/WR16P37/RD17P2021P2122P2223P2324P2425P2526P2627P2728P0732

41、P0633P0534P0435P0336P0237P0138P0039VCC40U1STC89S52Y112MC130pfC230pfS7 KG+CE110uf+5VR1 10k+5VP00P01P02P03P04P05P06P07P25P26P27P10P11P12P13P14P15P16P17P32P33P34P35P36P37P20P21P22P23P24TXDRXD图 2.1 单片机最小系统（3）/VPP：访问外部程序存储器控制信号。为使能从 0000H 到 FFFFH 的外EA部程序存储器读取指令，必须接 GND。若只是用内部程序存储空间，该引脚悬空EA即可。2.2 信号发生模块电路

42、设计AD9833 是一款低功耗器件，采用 MSOP 封装，非常小巧，外围电路简单，仅需要 1 个外部参考时钟、一个低精度电阻器和一个解耦电容器，通过 SPI 接口和单片机相连，可编程波形发生器；能够产生正弦波、三角波、方波输出。其主要特性如下：相位和频率可数字编程；工作电压为 3V 时，功耗仅为 20mW；输出频率范围为210MHz12.5MHz；频率寄存器为 28 位(在 25MHz 的参考时钟下，精度为 0.1Hz)；可选择正弦波、方波、三角波输出；无需外接元件，3 线 SPI 接口，温度范围为-40+10514。AD9833 的引脚图如图 2.2 所示。图 2.2 AD9833 的引脚图

43、各引脚功能如表 2.1 所示。表 2.1 AD9833 的引脚功能引脚号符号功能说明1COMP为 DAC 偏移解耦的 DAC 偏移引脚2VDD电源电压3CAP/2.5V数字电路的电源端4DGND数字地5MCLK主频数字时钟的输入端6SDATA串行数字输入7SCLK串行时钟输入8FSYNC控制输入，低电平有效9AGND模拟地10VOUT输入频率（）AD9833 内部电路主要有数控振荡器(NCo)、相位和频率调节器、正弦只读存储器(sineROM)、电压调整器、数模转换器(DAC)。28 位的相位累加器是其核心，相位寄存器和加法器将其组成，每来一个时钟，输人到正弦查询表地址中的相位寄存器以相位控制

44、字与步长增加相位寄存器的输出相加。1 个周期正弦波的数字幅度信息被包含在正选查询表中，正弦波中 0-360对应每个地址。输人的地址相位信息被查询表映射成22正弦波幅度的数字量信号，DAC 被驱动输出模拟量。每经过 2 脚 M 个 MCLK 时钟后相位寄存器回到初始状态，相应的正弦查询表经过一个循环回到初始位置，这样正弦波就被输出15。输出正弦波频率为： （2.1）282OUTFMCLKfM其中，外部编程给定 M 为频率控制字，范围在 0 到 228之间。VDD 引脚为AD9833 的数字部分和模拟部分供电，供电电压为 2.3V-5.5V。AD9833 内部数字电路工作电压为 2.5V。AD98

45、33 还具有休眠功能，就是没被使用的部分休眠，减少该部分的电流损耗，例如：若利用 AD9833 输出作为时钟源，就可以让 DAC 休眠，以减少功耗。如图 2.3 和图 2.4 是 AD9833 的主时钟时序和串行时序。图 2.3 主时钟时序图 2.4 串行时序当 AD9833 初始化时，为了避免 DAC 产生虚假输出，RESET 必须置为 1（RESET不会复位频率、相位和控制寄存器） ，直到配置完毕，将 RESET 调置为 0 只能在需要输出的时候；可在 DAC 的输出端观察到波形当 RESET 为 0 后的 89 个 MCLK 时钟周期。AD9833 写进数据到输出端收到响应，有一定的反应

46、时间，每次给相位寄存器或频率载入新的数据，在输出端产生的波形产生改变之前都会有 78 个 MCLK 时钟周期的延时。因为当数据载入目的寄存器得时候 MCLK 上升沿的位置无法确定，所以有1 个 MCLK 时钟周期不确定。23该信号会被移相： PHASERECPi40962（2.2）其中，PHASEREC 为所选相位寄存器中的相位字。AD9833 可运作的主时钟频率高达 25MHz。一般 25Hz 的振荡器包含在外部电路中，但是这振荡器也可以删除，如有需要可以连接到外部 CMOS 时钟上。图 2.5 为 AD9833的外围电路。AD9833信信COMP1VDD2CAP3DGND4MCLK5SDA

47、TA6SCLK7FSYNC8AGND9VOUT10U10AD9833C7103AVDDAVDDCE510UFC6104SYSCLKP20P21P22FoutC820PL11mHCE610UFC9104C10104+5VFout图 2.5 AD9833 的外围电路AD9833 有 3 根串行接口线，与 SPI、QSPI、MICROWIRE 和 DSP 接口标准兼容，在硬件电路中，本系统用单片机的 P20，P21，P22 三个通用 I/O 口去模拟 SPI 时序，在串口时钟 SCLK 的作用下，数据加载到设备上是以 16 位的方式，FSYNC 引脚是使能引脚，低电平有效的电平触发方式。进行数据窜行

48、传输时，必须置低 FSYNC 引脚，要注意 FSYNC 有效到 SCLK 下降沿的建立时间最小值。FSYNC 置低后，在 16个 SCLK 的下降沿数据被送到 AD9833 的输入移位寄存器，可以置高第 16 个 SCLK 的下降沿 FSYNC。当然，连续加载多个 16 位数据在 FSYNC 为低电平的时候也是可以的，仅最后一个数据的第 16 个 SCLK 的下降沿的时将 FSYNC 置高，还有，写数据时SCLK 时钟为高低电平脉冲，但是，在 FSYNC 刚开始变为低时（即将开始写数据时） ，24SCLK 必须为高电平16。2.3 系统显示电路设计本系统设计的显示电路用以显示信号发生器输出的波

49、形类型，以及输出波形的频率和幅值。2.3.1 LCD1602 液晶显示屏液晶显示器（LCD）的主要原理是以电流刺激液晶分子产生点、线、面并配合背部灯管构成画面，各种液晶显示器简称液晶。不能显示汉字的液晶命名规则是以点阵的列数和行数来命名的。如本设计使用的 LCD1602 的意思是每行显示 16 个字符，共有 2 行。可以显示汉字的液晶称为图形液晶，图形液晶是以点阵的数目命名的，每个点都可以单独控制。例如 12232 代表该液晶有 122 行，32 列的点阵。LCD1602 内置含128 个字符的 ASCII 字符集字库，显示控制用 ASCII 码即可17。2.3.2 接口信号说明1602 液晶

50、接口的信号说明如表 2.2 所示。表 2.2 1602 液晶接口的信号说明编号符号引脚说明编号符号引脚说明1VSS电源地9D2数据口2VDD电源正极10D3数据口3VO液晶显示的对比度调节11D4数据口4RS数据/命令选择（H/L）12D5数据口5R/W读/写选择(H/L)13D6数据口6E使能信号14D7数据口7D0数据口15BLA背光电源的正极8D1数据口16BLK背光电源的负极252.3.3 LCD1602 地址说明1602LCD 地址说明表如表 2.3 所示。当向直接显示区写入数据时，液晶可立即显示出来，当向缓存显示区写入数据时，液晶不直接显示，但可通过移屏指令使其显示出来。表 2.3

51、 1602LCD 地址说明表直接显示区缓存显示区第一行80H8FH90HA7H第二行C0HCFHD0HE72.3.4 1602 指令码说明LCD1602 指令表如表 2.4 所示。表 2.4 1602LCD 指令表功 能00000001清屏：1.数据指针清零 2.所有显示清零00000002回车：数据指针清零00111000设置 16x2 显示，5x7 点阵，8 位并行数据接口00001D C BD=1 开显示；D=0 关显示C=0 不显示光标；C=1 显示光标B=0 光标不闪烁；B=1 光标闪烁000001N SN=1 当读或写一个字符之后地址指针加 1，且光标加 1N=0 当读或写一个字符

52、之后地址指针减 1，且光标减 1S=1 当写一个字符时，整屏移动，以得到屏幕移动而光标不动的效果S=0，当写一个字时，整屏不移动262.3.5 LCD1602 写操作时序图由于液晶显示屏为输出设备，故不需要从中读取数据，本设计只涉及写操作，未涉及读操作，故只列出写操作时序图如图 2.6 所示。图 2.6 1602LCD 写操作时序图2.3.6 系统显示电路本系统设计的显示电路如图 2.7 所示，1602 液晶显示器的三个控制端口分别通过P2.5、P2.6、P2.7 三个 I/O 口控制，8 位数据端口与单片机的 P0 口相连。1602 液晶显示器背光亮度通过如图所示的滑动变阻器 RP1 调节控

53、制。VSS1VDD2VL3RS4R/W5EN6D07D18D29D310D411D512D613D714BL+15BL_16U8LCD1602+5VP25P26P27P00P01P02P03P04P05P06P07123456789ZP1 10KP00P01P02P03P04P05P06P07+5VRP110K+5V+5VLCD信信图 2.7 系统显示电路原理图272.4 D/A 转换电路与功率放大模块设计本设计采用串行 10 位数/模转换器 TLC5615 采集信号电压，为下一级的功率放大器 AD603 提供控制电压。2.4.1 TLC5615 芯片TLC5615 为美国德州仪器公司 199

54、9 年推出的产品，是具有串行接口的数模转换器，其输出为电压型，最大输出电压是基准电压值的两倍。其带有上电复位功能，即把DAC 寄存器复位至全零。TLC5615 性能价格比高，目前在国内市场很方便购买。1TLC5615 的特点 （1）输出电平可达到十位； （2）芯片需要 5V 供电；（3）与 SPI 串行口模式兼容；（4）芯片电压输出可以达到基准电压值的两倍； （5）与参考电压有相同的极性； （6）建立时间 s 级； （7）内部使能复位； （8）低功耗。2TLC5615 引脚说明TLC5615 有小型和塑料 DIP 封装，DIP 封装的 TLC5615 芯片引脚排列如图 2.8 所示。 图 2.

55、8 TLC5615 引脚排列图引脚功能说明如下：（1）1 脚 DIN：串行数据输入端； 28（2）2 脚 SCLK：串行时钟输入端； （3）3 脚 3CS：芯片选用通端，低电平有效； （4）4 脚 4DOUT：用于级联时的串行数据输出端； （5）5 脚 5AGND：模拟地； （6）6 脚 6REFIN：基准电压输入端； 3TLC5615 时序部分TLC5615 的时序如图 2.9 所示。 图 2.9 TLC5615 的时序图由 TLC5615 的时序图，当片选 CS 为低电平时，输入数据 DIN 由时钟 SCLK 同步输入或输出，而且在前为最高有效位，在后为低有效位。输入时串行输入数据 DIN

56、 被SCLK 的上升沿移入内部的 16 位移位寄存器，串行数据 DOUT 由 SCLK 的下降沿输出，数据被片选 CS 的上升沿传送至 DAC 寄存器。当片选 CS 为高电平时，时钟同步不能把串行输入数据 DIN 送入移位寄存器；输出数据 DOUT 不进入高阻状态通过保持最近的数值不变。因此必须满足两个条件方可串行输出数据和输入数据：第一时钟 SCLK 的有效跳变；第二片选 CS 为低电平。当片选 CS 为高电平时，输入时钟 SCLK 应当为低电平。系统的 D/A 转换电路原理图如图 2.8 所示。DIN1SCLK2CS3DOUT4AGND5REFIN6OUT7VDD8U4TLC5615+5V

57、DAP34P35P36DA信信+5V图 2.8 TLC5615 硬件连接图29单片机通过 P36 口控制串行数模转换器 TLC5615 的 3 脚片选端，1 脚串行数据输入端与 2 脚串行时钟输入端分别通过单片机的 P34 和 P35 端口控制。串行数模转芯片7 脚输出端接下一级的功率放大的控制端。2.4.2 AD603 芯片在很多信号采集系统中，信号变化的幅度都比较大，那么 A/D 转换的量程可能被放大以后的信号幅值超过，所以调整放大器的增益必须根据信号的相应变化。在有较高要求的自动化程度的系统中，希望控制放大器的增益可用程序中的软件调节，或者放大器本身能自动将增益调整到适当的范围。AD60

58、3 这种芯片正具有程控增益调整功能。由美国 ADI 公司生产，是一个 90MHz 带宽增益可调、低噪的集成运放。AD603 内部结构图如图 2.9 所示。有图可知芯片内部包括增益控制部分，精密无源输入衰减器，固定增益放大器，梯形电阻网络几大部分组成。AD603 由一个可通过外部反馈电路设置固定增益 GF（31.0751.07）的放大器、40dB/V 的线性增益控制电路和 0-42.14dB 的宽带压控精密无源衰减器构成。AD603 利用了 X-AMP 由一个可变范围在 0-42.14dB 的衰减器及一个固定增益放大器组成。其中，一个七级 R-2R 梯形网络构成可变衰减器，6.02dB 为每级的

59、衰减量，可为输入信号提供的衰减范围在 0-42.14dB。优越的噪声特性是 X-AMP 结构的一个重要优点，在 1MHz 宽带，最大不失真输出为 1Vrms 时，输出 x 信噪比为 86.6dB。图 2.9 AD603 内部结构图增益控制接口通过控制电压 VG=GPOS-GNEG 来控制片内的精确调节器来控制输30入信号的衰减量 GA，增益控制接口电压增益转换率为 42.14dB/V，即23.73mV/dB，其线性转换曲线如图 2.10 所示。其中对 GPOS 与 GNEG 只要求不超过电源电压，增益的调整与自身电压值大小无关，而仅与其差值有关，并且控制电压GPOS/GNEG 端的输入阻抗高达

60、 50M，即输入的电流很小，则片内的控制电路对提供增益控制电压的外围电路影响很小。图 2.10 线性转换曲线本系统利用 AD603 设计的功放电路硬件原理图如图 2.11 所示。AD603 芯片的一脚 GPOS 电压控制信号来自串行数模转换器 TLC5616 的输出端，2 脚 GNEG 控制电压信号通过一个分压电路使其为固定值+2V，3 脚 VINP 信号输入端与 AD9833 芯片的输出端相接。GPOS1GNEG2VINP3COMM4FDBK5VNEG6VOUT7VPOS8U5AD603R5100+5V-5VDA12J4OUT信信信信R310KR44.7K+5VDA+2VR847信信信信信信