2022年EDA60进制计数器设计_第1页
2022年EDA60进制计数器设计_第2页
2022年EDA60进制计数器设计_第3页
2022年EDA60进制计数器设计_第4页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、第 0 页eda技术课程实验报告学生姓名:所在班级:指导教师:记分及评价:报告满分3 分得分一、实验名称实验 6:60 进制计数器设计二、任务及要求【基本部分】1、在 quartusii 平台上,采用文本输入设计方法,通过编写vhdl 语言程序,完成60进制计数器的设计并进行时序仿真。2、设计完成后生成一个元件,以供更高层次的设计调用。3、实验箱上进行验证。【发挥部分】在 60 进制基础上设计6 进制计数器,完成时序仿真。三、实验程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity s

2、ixth isport(clk:in std_logic; co:out std_logic;-jin wei qh:buffer std_logic_vector(3 downto 0);-shi wei ql:buffer std_logic_vector(3 downto 0);-ge weiend entity sixth;architecture art of sixth isbeginco=1when(qh=0101and ql=1001)else0;process(clk)beginif(clk=1)thenif(ql=9)thenql=0000;if(qh=5)thenqh=0

3、000;精品学习资料 可选择p d f - - - - - - - - - - - - - - 第 1 页,共 4 页 - - - - - - - - -精品学习资料 可选择p d f - - - - - - - - - - - - - - 第 1 页,共 4 页 - - - - - - - - -第 1 页elseqh=qh+1;end if;elseql=ql+1;end if;end if;end process;end architecture art;四、仿真及结果分析图 6-1 60 进制计数器仿真图用 vhdl语言实现一个六十进制计数器,该计数器有计数使能端en,清零端clr和进

4、位输出端co。档 en=1 时,计数器正常计数;当clr=1时,计数器清零。最后在试验箱上仿真,数码管显示了0 到 59,则 60 进制计数器完成。五、硬件验证1、选择模式:2、引脚锁定情况表:六、小结1、六进制程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity six isport(clk,en,clr:in std_logic; co:out std_logic;-jin wei qh:buffer std_logic_vector(3 downto 0);-shi weiend

5、 entity six;architecture art of six isbeginco=1when(qh=0101 and en=1)else0;process(clk)精品学习资料 可选择p d f - - - - - - - - - - - - - - 第 2 页,共 4 页 - - - - - - - - -精品学习资料 可选择p d f - - - - - - - - - - - - - - 第 2 页,共 4 页 - - - - - - - - -第 2 页beginif(clr=0)thenqh=0000;elsif(clkevent and clk=1)thenif(en=1

6、) thenif(qh=5)thenqh=0000;elseqh=qh+1;end if;end if;end if;end process;end architecture art;2、六进制仿真结果图 6-2 6 进制计数器仿真图3、总结这次实验仿真了六十进制计数器运用到了quartusii软件。通过学习设计,初步掌握了 quartusii软件的使用并且深入地体会到vhdl语言的广泛应用。这次实验让我感觉收获颇多,一方面培养了我用自己的专业知识解决问题的能力,进一步理解了理论必须运用于实际的重要性,加深了我对这门课程及专业知识的理解,对以后的工作学习生活都有很大的意义;另一方面我也发现自己

7、很多的不足,对以前所学过的知识理解得不够深刻,掌握得不够牢固,这都是自己以后需要深入学习和克服的问题。在今后的学习中,我会发挥积极主动的精神,把所学知识与实践结合起来,努力掌握quartus ii设计软件和vhdl设计语言的使用方法。精品学习资料 可选择p d f - - - - - - - - - - - - - - 第 3 页,共 4 页 - - - - - - - - -精品学习资料 可选择p d f - - - - - - - - - - - - - - 第 3 页,共 4 页 - - - - - - - - -第 3 页精品学习资料 可选择p d f - - - - - - - - - -

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论