Lecture 10. 存储器系统_myf

1、存储器系统存储器系统存储器的基本概念存储器的基本概念存储器的分类存储器的分类 存储器的主要性能指标存储器的主要性能指标存储器的组成结构存储器的组成结构存储器扩展技术存储器扩展技术存储器芯片的地址分配存储器芯片的地址分配PC系列微机的存储器接口系列微机的存储器接口高速缓冲存储器高速缓冲存储器内存管理单元内存管理单元存储器接口设计举例存储器接口设计举例n存储器是计算机的重要组成部件，是计算机实现存储器是计算机的重要组成部件，是计算机实现记忆功能记忆功能的部件，是指许多存储单元的集合，用的部件，是指许多存储单元的集合，用以存放程序指令、处理数据和运算结果及各种需以存放程序指令、处理数据和运算结果及各

2、种需要计算机保存的信息。要计算机保存的信息。q是一种具有记忆功能的部件是一种具有记忆功能的部件；q是计算机的重要组成部分，是是计算机的重要组成部分，是CPUCPU最重要的系统资源之最重要的系统资源之一一。存储器的基本概念存储器的基本概念存储器的分类存储器的分类 存储器的主要性能指标存储器的主要性能指标存储器的组成结构存储器的组成结构存储器扩展技术存储器扩展技术存储器芯片的地址分配存储器芯片的地址分配PC系列微机的存储器接口系列微机的存储器接口高速缓冲存储器高速缓冲存储器内存管理单元内存管理单元存储器接口设计举例存储器接口设计举例按构成存储器的器件和存储介质分类：按构成存储器的器件和存储介质分类

3、：主要有半导体存储器、磁表面存储器（包括磁带、磁鼓、硬磁盘、软磁盘）和主要有半导体存储器、磁表面存储器（包括磁带、磁鼓、硬磁盘、软磁盘）和光盘存储器等。从原理上讲，只要具有两个明显稳定的物理状态的器件和介质光盘存储器等。从原理上讲，只要具有两个明显稳定的物理状态的器件和介质都能用来存储二进制信息。都能用来存储二进制信息。u半导体存储器半导体存储器 随着大规模集成电路的发展，半导体存储器集成度大大提高，成本迅速下降，随着大规模集成电路的发展，半导体存储器集成度大大提高，成本迅速下降，存取速度大大加快，所以在计算机中，目前，所有计算机内存都是用半导体存存取速度大大加快，所以在计算机中，目前，所有计

4、算机内存都是用半导体存储器。根据半导体器件制造的不同，半导体存储器主要有储器。根据半导体器件制造的不同，半导体存储器主要有双极型双极型和和MOS型型两类。两类。双极型存储器：存取速度快、集成度低、功耗较大、成本较高，适用于对速双极型存储器：存取速度快、集成度低、功耗较大、成本较高，适用于对速度要求较高的高速缓冲存储器。度要求较高的高速缓冲存储器。MOS型存储器：集成度高、功耗低、成本较低，适用于主存储器，目前已成型存储器：集成度高、功耗低、成本较低，适用于主存储器，目前已成为半导体存储器的主流制造工艺。为半导体存储器的主流制造工艺。 u磁表面存储器 在金属或塑料基体上，涂覆一层磁性材料，用磁层

5、存储信息，常见的有磁盘、磁带等。由于它的容量大、价格低、存取速度慢，故多用作辅助存储器。u光存储器 采用激光技术控制访问的存储器，一般分为只读式（CD-ROM）、一次写入式（可刻录光盘CD-R）、可改写式（可重写光盘CD-RW）三种，它们的存储容量都很大，是目前使用非常广泛的辅助存储器。按存放信息原理不同按存储器存取方式分类：按存储器存取方式分类：随机存取存储器随机存取存储器RAM(Random Access Memory) 只读存储器只读存储器ROM (Read-Only Memory) 又称读写存储器，指能够通过指令随机地、个别地对其中各个单元进行读/写操作的一类存储器。 在微机系统的在线

6、运行过程中，只能对其进行读操作，而不能进行写操作的一类存储器。 静态静态RAM动态动态RAM掩膜掩膜ROM（MROM）可编程可编程ROM（PROM）可擦除编程可擦除编程ROM（EPROM）按工艺不同RAM中的存储信息断电后即丢失，具有易失性。ROM中的断电后信息不回丢失，常用来存放不需要改变的信息（如某些系统程序），信息一旦写入固定不变，是非易失性的。按在微机系统中的位置分类：按在微机系统中的位置分类：主存储器（内存，主存储器（内存，Main Memory） 辅助存储器（外存，辅助存储器（外存，External Memory） 用来存放计算机正在执行的或经常使用的程序和数据。CPU可以直接对它

7、进行访问。一般是由半导体存储器构成，通常装在主板上。存取速度快，但容量有限，其大小受地址总线位数的限制。由于CPU要频繁地访问主存储器，所以主存储器的性能在很大程度上影响了整个计算机系统的性能。高速缓冲存储器（缓存，高速缓冲存储器（缓存，Cache Memory） 用来存放不经常使用的程序和数据， CPU不能直接访问它，需要经过I/O接口电路才能访问。属计算机的外部设备,是为弥补内存容量的不足而配置的，容量大，成本低，所存储信息既可以修改也可以长期保存，但存取速度慢。需要配置专门的驱动设备才能完成对它的访问，如硬盘、软盘驱动器等。位于主存与CPU之间，其存取速度非常快，但存储容量更小，可用来解

8、决存取速度与存储容量之间的矛盾，提高整个系统的运行速度。 存储器的基本概念存储器的基本概念存储器的分类存储器的分类 存储器的主要性能指标存储器的主要性能指标存储器的组成结构存储器的组成结构存储器扩展技术存储器扩展技术存储器芯片的地址分配存储器芯片的地址分配PC系列微机的存储器接口系列微机的存储器接口高速缓冲存储器高速缓冲存储器内存管理单元内存管理单元存储器接口设计举例存储器接口设计举例n存储器性能指标主要有三项：存储器性能指标主要有三项： ：是指存储器可以存储的二进制信息量，反映存储器存储能力的指标。以字数每个字的字长表示。 如某存储器存储容量为 64K8位，即64K字节。：是用存储时间来衡量

9、的，它是指从CPU给出有效存储器地址到存储器给出有效数据所需要的时间。存取时间越小，速度越快。 ：反映读写数据的正确性，指的是存储器对电磁场及温度等变化的抗干扰能力。存储器的基本概念存储器的基本概念存储器的分类存储器的分类 存储器的主要性能指标存储器的主要性能指标存储器的组成结构存储器的组成结构存储器扩展技术存储器扩展技术存储器芯片的地址分配存储器芯片的地址分配PC系列微机的存储器接口系列微机的存储器接口高速缓冲存储器高速缓冲存储器内存管理单元内存管理单元存储器接口设计举例存储器接口设计举例n主存储器的基本结构 主存储器是整个存储系统的核心，用来存放计算机运行期间所需要的程序和数据，CPU可直

10、接随机地访问。主存储器通常由存储体、地址接口电路、数据接口电路和读写控制电路组成，组成框图如图所示。n存储体是主存储器的核心，程序和数据都存放在存储体中。n地址接口电路实际上主要由地址译码和驱动电路两部分组成。译码器将地址总线输入的地址码转换成与之对应的译码器输出线上的有效电平，以表示选中其中某一存储单元，然后由驱动电路提供驱动电流去驱动相应的读写电路，完成对被选中存储单元的读写操作。n数据接口电路和读写控制电路包括寄存缓冲器、读出放大器、写入电路和控制电路，用以完成被选中存储单元中各数据位的读出和写入操作。静态随机存取存储器静态随机存取存储器SRAM动态随机存取存储器动态随机存取存储器DRA

11、M随机存取存储器RAM(Random Access Memory) 其工作特点是：在微机系统的工作过程中，可以随机地对其中的各个存储单元进行读写操作。按其信息存储方式可分为以下两大类： n静态随机存储器（SRAM）的基本存储单元VCC(+5V)T3T2T1T4VCCT3T1T4T2X地址译码线ABD0D0T5T6T7T8(I/O)I/O接Y地址译码器AB(b) 六管基本存储电路(a) 六管静态存储单元的原理示意图读出操作读出操作写入操作写入操作基本存储器电路是用来存储1位二进制信息（0或1），它是组成存储器的基础。下图给出了静态MOS 6管基本存储电路。n基本工作原理 T1T4NMOS管组成双

12、稳态触发器，T1、T2为工作管，T3、T4位负载管，T5、T6、T7、T8为选通管。若T1截止，则A点为高电平，它使T2导通，于是B点为低电平，这又保证了T1的截止。同样，T1导通T2截止，这是另一个稳定状态。因此，可用T1管的两种状态表示“1”和“0”，即A点的高低电平分别代1或0。 当行地址线X和列地址线Y都为高电平时，T5T8导通，便可以对它进行读出操作和写入操作。VCC(+5V)T3T2T1T4VCCT3T1T4T2X地址译码线ABD0D0T5T6T7T8(I/O)I/O接Y地址译码器AB(b) 六管基本存储电路(a) 六管静态存储单元的原理示意图n静态RAM存储器的结构 利用基本存储

13、电路排成阵列，再加上地址译码电路和读写控制电路就可以构成读写存储器。下面以4行4列的16个基本存储电路构成的16X1静态RAM为例，如图所示。这是一个16x1的存储器（即共16个字，每个字仅为1位），由以下部分组成：l16个基本存储电路组成的4x4存储矩阵。l两套（行与列）地址译码电路l一套读写控制电路n存储器的访问周期时序 存储器芯片最重要的参数之一是存取时间。其芯片对输入信号的时序要求很严格，而且各种存储芯片的时序要求也不相同。读周期的时序波形图读周期的时序波形图读周期：地址有效读周期：地址有效CS有效有效数据输出数据输出CS复位复位地址撤销地址撤销 读时序图：读时序图：通过通过水平水平方

14、向，可以知道每个信号随时间的变化方向，可以知道每个信号随时间的变化通过通过垂直垂直方向，可以知道各信号之间的先后关系方向，可以知道各信号之间的先后关系tRC读周期时间读周期时间tA读出时间读出时间tCX片选到数据输出延迟片选到数据输出延迟tCO片选到输出有效片选到输出有效tOTD从断开片选到输出变为三态从断开片选到输出变为三态tOHA地址改变后的维持时间地址改变后的维持时间写周期的时序波形图写周期的时序波形图写周期：地址有效写周期：地址有效CS有效有效数据有效数据有效写命令有效（数据输入）写命令有效（数据输入）CS复位复位地址撤销地址撤销tWC写周期时间写周期时间tW写数时间写数时间tWR写恢

15、复时间写恢复时间tDTW地址建立时间地址建立时间tDW数据有效时间数据有效时间tDH写信号无效后数据保持时间写信号无效后数据保持时间16X2静态RAM原理图A1A0A2A1A0A3A2A316X2静态RAM封装引脚图n静态RAM存储器芯片Intel 2114 A0-A9：10根地址信号输入引脚。 ： 读写控制信号输入引脚，当为低电平时，使输入三态门导通，信息由数据总线通过输入数据控制电路写入被选中的存储单元；反之从所选中的存储单元读出信息送到数据总线。 I/O1I/O4 ：4根数据输入输出信号引脚 ： 低电平有效，通常接地址译码器的输出端。 +5V： 电源。 GND：地。WECS1234567

16、89181716151413121110A1A2A3A4A5A6A0CSGNDVCCA7A8A9I/O1I/O2I/O3I/O4WE引脚图n静态RAM存储器芯片IS61LV6416 VDD：3.3V。 GND：地。n动态随机存取存储器DRAM基本存储单元基本工作原理基本工作原理：依靠T1管栅极电容的充放电原理来保存信息。 当栅极电容上充有电荷时，表示该单元保存信息“1”。当栅极电容上没有电荷时，表示该单元保存信息“0”。 写入操作写入操作 字选择线为高电平，T1管导通，写信号通过位线存入电容C中； 读操作读操作 字选择线仍为高电平，存储在电容C上的电荷，通过T1输出到数据线上，通过读出放大器，

17、即可得到所保存的信息。刷新操作刷新操作 电容上所保存的电荷时间长了就会泄漏电流，造成了信息的丢失。因此，在动态RAM的使用过程中，必须及时地向保存“1”的那些存储单元补充电荷，以维持信息的存在。n典型存储器动态RAM存储器芯片Intel 2164A（1）外部结构 A0A7：地址信号的输入引脚，用来分时接收CPU送来的8位行、列地址； ：行地址选通信号输入引脚，低电平有效，兼作芯片选择信号。当为低电平时，表明芯片当前接收的是行地址； ：列地址选通信号输入引脚，低电平有效，表明当前正在接收的是列地址(此时应保持为低电平)； ：写允许控制信号输入引脚，当其为低电平时，执行写操作；否则，执行读操作。

18、DIN：数据输入引脚； DOUT：数据输出引脚； VDD：十5V电源引脚； Vss：地； N/C：未用引脚。WERASCAS12345678910111213141516N/CDINWERASA0A2A1VDDVSSCASDOUTA6A5A4A3A7n动态RAM存储器芯片Intel 2164A （2）内部结构 存储体：存储体：64K1； 地址锁存器：地址锁存器：Intel 2164A采用双译码方式，其16位地址信息要分两次送入芯片内部，在芯片内部有一个能保存8位地址信息的地址锁存器； 数据输入缓冲器：数据输入缓冲器： 用以暂存输入的数据； 数据输出缓冲器：数据输出缓冲器： 用以暂存要输出的数据

19、； 1/4I/O门电路：门电路：由行、列地址信号的最高位控制，能从相应的4个存储矩阵中选择一个进行输入输出操作；8位地址锁存器1/4I/O门 输出缓冲器A0A1A2A3A4A5A6A7DOUTVDDVSS行时钟缓冲器列时钟缓冲器写允许时钟缓冲器数据输入缓冲器RASCASWEDIN128128存储矩阵1/128行译码器128128存储矩阵128读出放大器1/2(1/128列译码器)128读出放大器128读出放大器128读出放大器1/2(1/128列译码器)128128存储矩阵128128存储矩阵1/128行译码器n典型存储器动态RAM存储器芯片Intel 2164A （2）内部结构 行、列时钟缓

20、冲器：行、列时钟缓冲器：用以协调行、列地址的选通信号； 写允许时钟缓冲器：写允许时钟缓冲器：用以控制芯片的数据传送方向； 128读出放大器：读出放大器：与4个128128存储阵列相对应，接收由行地址选通的4128个存储单元的信息，经放大后，再写回原存储单元，是实现刷新操作的重要部分； 1/128行、列译码器：行、列译码器： 分别用来接收7位的行、列地址，经译码后，从128128个存储单元中选择一个确定的存储单元，以便对其进行读/写操作。 8位地址锁存器1/4I/O门 输出缓冲器A0A1A2A3A4A5A6A7DOUTVDDVSS行时钟缓冲器列时钟缓冲器写允许时钟缓冲器数据输入缓冲器RASCAS

21、WEDIN128128存储矩阵1/128行译码器128128存储矩阵128读出放大器1/2(1/128列译码器)128读出放大器128读出放大器128读出放大器1/2(1/128列译码器)128128存储矩阵128128存储矩阵1/128行译码器掩膜式掩膜式ROMMROM（Mask ROM）可编程可编程ROMPROM（Programmable ROM）可擦除可编程可擦除可编程ROMEPROM（Erasable Programmable ROM）电可擦除可编程电可擦除可编程ROMEEPROM（Electrically Erasable Programmable ROM）快擦型存储器快擦型存储器(

22、Flash Memory) n 只读存储器ROM (Read Only Memory) 其工作特点是：在微机系统的在线运行过程中，只能对其进行读操作，而不能进行写操作。电源关断，信息不会丢失，属于非易失性存储器件；常用来存放不需要改变的信息。如IBM-PC中的BIOS程序等。n掩膜式ROM是厂家根据用户事先编写好的机器码程序，把0、1信息存储在掩模图形中而制成的芯片。芯片制成后，存储位的状态即0、1信息就被固定了。nPROM一种可由用户通过简易设备写入信息的ROM器件 。存储原理：存储原理：（1）二极管破坏型PROM PROM存储器在出厂时，存储体中每条字线和位线的交叉处都是两个反向串联的二极

23、管的PN结，字线与位线之间不导通（即所有存储内容均为“1”）。如果用户需要写入程序，则通过专门的PROM写入电路，产生足够大的电流把要写入“0”的那个存储位上的二极管击穿，造成这个PN结短路，只剩下顺向的二极管跨连字线和位线，这时，此位就意味着写入了“0”。（2）熔丝式PROM 用户编程时，靠专用写入电路产生脉冲电流，来烧断指定的熔丝，以达到写入“1”的目的。PROM器件只能固化一次程序，数据写入后，就不能再改变了！器件只能固化一次程序，数据写入后，就不能再改变了！一次性！一次性！可擦除可编程ROMEPROMn基本存储单元基本存储单元初始态：初始态：每个单元的浮动栅极上都没有电荷，源极与漏极之

24、间不导电，此时表示该存储单元保存的信息为“1”。 写入信息写入信息“0”：在漏极和源极（即S）之间加上十25v的电压，同时加上编程脉冲信号(50ns)，漏极与源极间被瞬时击穿，电子注入到浮动栅。在高压电源去除之后，浮动栅形成了导电沟道，从而使相应单元导通，即将0写入该单元。清除信息清除信息：用一定波长的紫外光照射浮动栅，使负电荷获取足够的能量，摆脱SiO2的包围，以光电流的形式释放掉，即原来存储的信息也就不存在了。 芯片的上方有一个石英玻璃的窗口，通过紫外线照射，芯片电路中的浮空晶栅上的电荷会形成光电流泄漏走，使电路恢复起始状态，从而将写入的信号擦去。可擦除可编程ROMEPROMn典型典型EP

25、ROM 芯片芯片Intel 2716A1A2A3A4A5A6A7O1O2O0A0地VCCA8A9VPPOEA10CEO7O6O5O4O3VCC地VPPOEOE输出允许片选 和编程逻辑译码y x译码输出缓冲. 门y16K Bit存储矩阵地址输入 数据输出O0O7A0A10123456789101112131415161718192021222324（1）外部结构 Al0A0：地址信号输入引脚，可寻址芯片的2K个存储单元； O7O0： 双向数据信号输入输出引脚； ：片选信号输入引脚，低电平有效，只有当该引脚转入低电平时，才能对相应的芯片进行操作； ：数据输出允许控制信号引脚，输入，低电平有效，用以

26、允许数据输出； Vcc：+5v电源，用于在线的读操作； VPP：+25v电源，用于在专用装置上进行写操作； GND：地。CEOE 可闪速存储器（ Flash Memory ）是一类非易失性存储器， 即使在供电电源关闭后仍能保持片内信息。1980年，Intel以EPROM为基础，研制成功block读写的Flash Memory；1987年，东芝开发了NAND闪存；1988年，Intel开发NOR闪存。NOR闪存和NAND闪存目前已经成为主流的两种闪存。除了NOR闪存和NAND闪存，后来还有三菱的DiNOR闪存和日立的AND型闪存。 Intel NOR闪存闪存 Samsung NAND闪存闪存 N

27、OR闪存在读取速度上比NAND闪存更快，但是擦除和写入速度却不如NAND闪存，并且相对耗电比NAND闪存更多、成本更高。现在NOR闪存主要用于如手机内建存储装置等领域。而NAND闪存容量上占有绝对的优势，相对成本低、耗电低，读写数据、格式化都比较方便，广泛应用于各种存储卡、U盘等外接存储装备。NOR flash带有类似SRAM接口,有足够的地址引脚来寻址,可以很容易地存取其内部的每一个字节。 NAND flash接口较为特殊, 使用8个IO引脚来传送控制、地址和数据信息。（了解） 管脚逻辑图1. I/O0 I/O7：用于输入地址/数据/命令，输出数据 2. I/O8 I/O15：用于输入/输出

28、高8位数据 3. CL：Command Latch，命令锁存4. AL：Address Latch，地址锁存5. /E：Chip Enable，芯片使能6. /R：Read Enable，读使能7. /W：Write Enable，写使能n各种存储设备的性能概况DRAMSRAMEPROMEEPROMFlash数据易失性是是否否否数据刷新需要不需要不需要不需要不需要单元结构1T-1C6T1T2T1T单元密度高低高低高功率损耗高高/低低低低读取速度50ns10/70ns50ns50ns50ns写入速度40ns5/40ns10us5ms(100ns1ms)使用寿命长长短长长成本低高低高低应用实例内存

29、缓存、PDA单片机BIOS芯片存储卡、固态硬盘存储器的基本概念存储器的基本概念存储器的分类存储器的分类 存储器的主要性能指标存储器的主要性能指标存储器的组成结构存储器的组成结构存储器扩展技术存储器扩展技术存储器芯片的地址分配存储器芯片的地址分配PC系列微机的存储器接口系列微机的存储器接口高速缓冲存储器高速缓冲存储器内存管理单元内存管理单元存储器接口设计举例存储器接口设计举例存储器的容量：字数存储器的容量：字数字长字长位扩展位扩展字扩展字扩展字数字长同时扩展字数字长同时扩展p 存储芯片的扩展包括位（字长）扩展、字（字数）扩展和字位同时扩展三种情况。n位扩展 位扩展是指存储芯片的字数满足要求而位数

30、不够，需对每个存储单元的位数进行扩展。n字扩展 字扩展用于存储芯片的位数满足要求而字数不够的情况，是对存储单元数量的扩展。n字和位同时扩展 当构成一个容量较大的存储器时，往往需要在字数方向和位数方向上同时扩展，这将是前两种扩展的组合。 位扩展位扩展【例例1】 用1K4的2114芯片构成lK8的存储器系统。分析：分析： 每个芯片只能提供4位数据，故需用2片这样的芯片，它们分别提供4位数据至系统的数据总线，以满足存储器系统的字长要求。设计要点设计要点：关键是处理好地址线、数据线、写信号线 、片选信号线 的连接。（1）地址线共用（至系统地址总线低10位）；（2）数据线分别接入系统数据数据线分别接入系

31、统数据总线的低总线的低4位和高位和高4位位；（3） 端并在一起接至系统的存储器写信号；（4） 端并在一起接至地址译码器输出。WECS字扩展字扩展【例例2】用2K8的2716存储器芯片组成8K8的存储器系统。 分析：分析：每个芯片只能提供2K个存储单元，故需用4片这样的芯片，以满足存储器系统的字数要求。 （1）地址线共用（至系统地址总线低11位）；（2）数据线共用（至系统数据总线）；（3） 端并在一起接至系统的存储器写信号；（4） 端分别接至地址译码端分别接至地址译码器的不同输出器的不同输出。OECE设计要点设计要点：关键是处理好地址线、数据线、写信号线 、片选信号线 的连接。M/IOWRA0A

32、9D7D4CSWE2114 (1)A0A9D3D0CSWE2114 (1)A0A9D7D4CSWE2114 (2)A0A9D3D0CSWE2114 (2)2:4译码器A11A10A0A9D7D010字数字长同时扩展字数字长同时扩展【课堂练习课堂练习】用1K4的2114芯片组成2K8的存储器系统。 将上述两种方法结合使用，一般先扩展字长，在扩展字数。将上述两种方法结合使用，一般先扩展字长，在扩展字数。字长扩展字数扩展nFSMC存储器扩展技术 FSMC(Flexible Static Memory Controller，可变静态存储控制器)是STM32系列采用的一种新型的存储器扩展技术。之所以称为

33、“可变”，是由于通过对特殊功能寄存器的设置，FSMC能够根据不同的外部存储器类型，发出相应的数据地址控制信号类型以匹配信号的速度，从而使得STM32系列微控制器不仅能够应用各种不同类型、不同速度的外部静态存储器，而且能够在不增加外部器件的情况下同时扩展多种不同类型的静态存储器，满足系统设计对存储容量、产品体积以及成本的综合要求。 FSMC技术优势技术优势支持多种静态存储器类型。STM32通过FSMC可以与SRAM、ROM、PSRAM、NOR Flash和NANDFlash存储器的引脚直接相连。支持丰富的存储操作方法。FSMC不仅支持多种数据宽度的异步读写操作，而且支持对NORPSRAMNAND

34、存储器的同步突发访问方式。支持同时扩展多种存储器。FSMC的映射地址空间中，不同的BANK是独立的，可用于扩展不同类型的存储器。当系统中扩展和使用多个外部存储器时，FSMC会通过总线悬空延迟时间参数的设置，防止各存储器对总线的访问冲突。支持更为广泛的存储器型号。通过对FSMC的时间参数设置，扩大了系统中可用存储器的速度范围，为用户提供了灵活的存储芯片选择空间。支持代码从FSMC扩展的外部存储器中直接运行，而不需要首先调入内部SRAM。IS64LV6416中A015为地址线，总共16根地址线（即216=64K，1K=1024）；I/O015为数据线，总共16根数据线。CS是片选信号；OE是输出使

35、能信号（读信号）；WE为写使能信号；UB和LB分别是高字节控制和低字节控制信号uIS64LV6416读时序tRC=20nstAA=20ns（Max），），tDOE=8ns（Max）重点时序：读周期时间(tRC)地址建立时间(tAA)OE建立时间(tDOE)uIS64LV6416写时序tWC=20nstSA=0ns，tPWE=12ns（min）重点时序：写周期时间(tWC)地址建立时间(tSA)WE脉宽(tPWE) STM32的FSMC存储块1 支持的异步突发访问模式包括：模式1、模式AD等多种时序模型，驱动SRAM时一般使用模式1或者模式 A，这里我们使用模式A来驱动SRAM。模式A读时序图模

36、式A写时序图 对于NOR FLASH/PSRAM控制器(存储块1)，通过FSMC_BCRx、FSMC_BTRx和FSMC_BWTRx寄存器设置（其中x=14，对应4个区）。通过这3个寄存器，可以设置FSMC访问外部存储器的时序参数，拓宽了可选用的外部存储器的速度范围。 uSRAM/NOR闪存片选控制寄存器（FSMC_BCRx）EXTMOD：扩展模式使能位，：扩展模式使能位，控制控制是否允许读写不同的时序是否允许读写不同的时序，设置为，设置为0WREN：写使能位。我们需要向：写使能位。我们需要向SRAM写数据，故该位必须设置为写数据，故该位必须设置为1MWID1:0：存储器数据总线宽度。：存储器

37、数据总线宽度。00，表示，表示8位数据模式；位数据模式；01表示表示16位数据模位数据模式；式；10和和11保留。我们的保留。我们的SRAM是是16位数据线，所以设置位数据线，所以设置WMID1:0=01。MTYP1:0：存储器类型。：存储器类型。00表示表示SRAM、ROM；01表示表示PSRAM；10表示表示NOR FLASH;11保留。我们保留。我们驱动的芯片为驱动的芯片为SRAM，所以需要设置，所以需要设置MTYP1:0=00。MBKEN：存储块使能位。：存储块使能位。需设置为需设置为1uSRAM/NOR闪存片选时序寄存器（FSMC_BTRx）ACCMOD1:0：访问模式。：访问模式。

38、00:模式模式A；01:模式模式B；10:模式模式C；11:模式模式D。 DATAST7:0：数据保持时间：数据保持时间，等于，等于: DATAST(+1)个个HCLK时钟周期，时钟周期，DATAST最大最大为为255。对。对IS64LV6416来说，其实就是来说，其实就是OE/WE低电平持续时间，低电平持续时间，最大最大为为20ns。对对STM32F103，一个，一个HCLK=13.8ns (1/72M)，设置为设置为2。 ADDSET3:0：地址建立时间。：地址建立时间。表示表示：ADDSET (+1)个个HCLK周期，周期，ADDSET最大最大为为15。对。对IS64LV6416来说，访

39、问周期最快来说，访问周期最快为为20ns，而我们前，而我们前面的设置，已经可以保证访问周期不小于面的设置，已经可以保证访问周期不小于20ns，因此这个地址建立时间，我，因此这个地址建立时间，我们可以直接设置为们可以直接设置为0即可。即可。 因为设置了EXTMOD位，所以读写时序共用这个时序寄存器！存储器的基本概念存储器的基本概念存储器的分类存储器的分类 存储器的主要性能指标存储器的主要性能指标存储器的组成结构存储器的组成结构存储器扩展技术存储器扩展技术存储器芯片的地址分配存储器芯片的地址分配PC系列微机的存储器接口系列微机的存储器接口高速缓冲存储器高速缓冲存储器内存管理单元内存管理单元存储器接

40、口设计举例存储器接口设计举例n线选法 线选法就是用除了片内寻址外的高位地址线直接（或经反相器）接至各个存储芯片的片选端，当某条地址线的信息为“0”时，就选中与之对应的存储芯片。如图所示为线选法构成的8Kx8存储器的连接图。n线选法 各芯片的基本地址空间分配表：n线选法 线选法的优点是不需要地址译码器，线路简单，选择芯片无须外加逻辑电路，但仅适用于连接存储芯片较少的场合。同时，线选法不能充分利用系统的存储空间，且把地址空间分成了相互隔离的区域，给编程带来了一定的困难。n全地址译码法 全译码法是用除了片内寻址外的全部高位地址线作为地址译码器的输入，把经过译码器译码后的输出作为各个芯片的片选信号，将

41、它们分别接到存储芯片的片选端，以实现对存储芯片的选择。如图为全译码法构成的32Kx8存储器的连接图。n全地址译码法 各芯片的地址空间分配：n全地址译码法 全地址译码法的优点是每片芯片的地址范围是唯一确定的，而且是连续的，也便于扩展，不会产生地址重叠存储区，但其对译码电路的要求较高，线路较复杂。n部分地址译码法 在系统中如果不要求提供CPU可直接寻址的全部存储单元，则可采用线选法和全译码法相结合的方法，这就是部分译码法，即用除了片内地址外的高位地址的一部分来译码产生片选信号。如用4片2Kx8的存储芯片组成8Kx8存储器，需要4个片选信号，因此只需要用两位地址线来译码产生。n部分地址译码 从地址分

42、布来看，这8Kx8存储器实际上占用了存储系统全部的空间1MB。每片2Kx8的存储芯片有1/4M = 256K的地址重叠区，如图所示。n部分地址译码 部分地址译码法的优点就是较全地址译码法简单，但存在地址重叠区。根据图中存储器的连接方式，给出各个存储芯片的地址范围。解解 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A0RAM 1 1 1 1 1 0 0 1 0 0 0 (F9000H)地址范围地址范围 1 1 1 1 1 0 0 1 0 1 1 (F97FFH) 2KB或或 1 1 1 1 1 0 0 1 1 0 0 (F9800H) 1 1 1 1 1 0

43、0 1 1 1 1 (F9FFFH)2KBEPROM 1 1 1 1 1 1 0 1 0 0 0 (FD000H)地址范围地址范围 1 1 1 1 1 1 0 1 1 1 1 (FDFFFH)4KBRAM的存储容量为的存储容量为2KB，地址范围为，地址范围为F9000HF97FFH或或F9800HF9FFFH。由于由于A11未参与未参与RAM的地址译码，所以的地址译码，所以RAM存储区存在存储区存在“地址重叠地址重叠”现象，一个现象，一个RAM单元对应单元对应2个地址。个地址。EPROM的存储容量为的存储容量为4KB，地址范围为，地址范围为FD000HFDFFFH。存储器的基本概念存储器的基本

44、概念存储器的分类存储器的分类 存储器的主要性能指标存储器的主要性能指标存储器的组成结构存储器的组成结构存储器扩展技术存储器扩展技术存储器芯片的地址分配存储器芯片的地址分配PC系列微机的存储器接口系列微机的存储器接口高速缓冲存储器高速缓冲存储器内存管理单元内存管理单元存储器接口设计举例存储器接口设计举例nCPU对存储器进行访问时，首先要在地址总线上发地址信号，选择要访问的存储单元，还要向存储器发出读写控制信号，最后在数据总线上进行信息交换。因此存储器与CPU的连接实际上就是存储器与三总线相关信号的连接。n8088、8086、80386和Pentium微处理器的外部总线分别是8位、16位、32位和

45、64位，下面介绍它们与主存的接口。n8位存储器接口 如果数据总线为8位，而主存按字节编址，则匹配关系比较简单。对于8位的微处理器，典型的时序安排是占用4个CPU时钟周期，称为T1T4，构成一个总线周期，一个总线周期中读写一个8位数据。 8位CPU提供读选通、写选通和IO等控制信号去控制存储器系统的读写操作。其地址总线为16位，它的64K存储空间同属一个单一的存储体，即存储体为64Kx8位。n16位存储器接口 对于16位的微处理器8086，在一个总线周期内最多可读写两个字节，即从偶地址开始的字（规则字）。同时读写这个偶地址单元和随后的奇地址单元，用低8位数据总线传送偶地址单元的数据，用高8位数据

46、传送奇地址单元的数据。如果读写的是非规则字，即是从奇地址开始的字，则需要安排两个总线周期才能实现。p存储器连接需要考虑的问题：1 总线的负载能力： CPU在设计时，一般输出线的直流负载为带一个TTL负载，现存储器都为MOS电路，直流负载很小，主要的负载是电容负载，故在小型系统中，CPU是可以直接与存储器相连的，而较大的系统中，就要考虑CPU能否带得动，需要时就要加上缓冲器，由缓冲器的输出再带负载2 CPU与存储器的时序配合问题3 存储器的地址分配和选片问题，当多片存储器存在时如何选片选信号 4 控制信号的连接 如： /MREQ 、 /IOREQ、M/IO 、 RD、/WR 、R/W等 用用64

47、K1位位RAM构成构成256KB的存储器系统，问：的存储器系统，问： 需要多少个需要多少个RAM芯片？芯片？ 设系统地址线有设系统地址线有20位，采用全译码，则需要多少位，采用全译码，则需要多少 位地址作为片外地址译码？片内地址多少位？位地址作为片外地址译码？片内地址多少位？ 解：需要芯片数= 位扩充数字节扩充数，本题中 位扩充数=8/1=8 字节扩充数=256/64= 4 所以需要芯片数=8 4=32（片） 片内地址16位，片外地址= 20-16= 4位存储器的基本概念存储器的基本概念存储器的分类存储器的分类 存储器的主要性能指标存储器的主要性能指标存储器的组成结构存储器的组成结构存储器扩展

48、技术存储器扩展技术存储器芯片的地址分配存储器芯片的地址分配PC系列微机的存储器接口系列微机的存储器接口高速缓冲存储器高速缓冲存储器内存管理单元内存管理单元存储器接口设计举例存储器接口设计举例n由于DRAM集成度高且价格低，因此微机系统中主存储器均采用DRAM构成。近几年来推出的高档CPU的速度越来越快，而一般的低价DRAM速度很难满足CPU对速度的要求。SRAM虽然速度高，但价格也高，用它构成大容量主存储器是根本不可能的。n高速缓存存储器（Cache Memory）由小容量的高速SRAM和高速缓存控制器组成。它的功能是把CPU将要使用的指令和数据从DRAM主存储器中复制到高速缓存SRAM中，而

49、由高速缓存SRAM向CPU直接提供它所需要的大多数指令和数据，实现零等待状态。nDRAM构成的主存储器和高速缓存SRAM一起构成了动态存储系统。每当CPU要存取存储器时，都先检查高速缓存。若所要的指令或数据在高速缓存内，则CPU直接存取高速缓存。这种情况称为高速命中。反之，若CPU所要的指令或数据不在高速缓存内，则需存储较慢的主存储器，这种情况称为高速未命中。在高速未命中，CPU在等待存取主存储器时，高速缓存控制器就将这些数据由主存储器存入高速缓存内。n常见的存储结构 微处理器所执行的指令和操作数都是放在存储器中，主要有两种结构： 哈佛结构：微处理器连接一个指令存储器和一个数据存储器，指令和数

50、据是独立存储的； 冯诺依曼结构：微处理器只接一个存储器，该存储器中既有指令又有数据。n哈佛结构n冯诺依曼结构n新的存储结构 利用二者各自的优点进行折中构建现在流行的带高速缓存的存储结构。从外部上看是冯诺依曼结构，即程序和数据都是存在一个存储器中，接口总线只有一套，接口简单且存储成本低；从内部上看是哈佛结构，即有独立的指令和数据缓存，指令和数据是分开存储的，指令执行的速度快。 n新微处理器结构存储器的基本概念存储器的基本概念存储器的分类存储器的分类 存储器的主要性能指标存储器的主要性能指标存储器的组成结构存储器的组成结构存储器扩展技术存储器扩展技术存储器芯片的地址分配存储器芯片的地址分配PC系列

51、微机的存储器接口系列微机的存储器接口高速缓冲存储器高速缓冲存储器内存管理单元内存管理单元存储器接口设计举例存储器接口设计举例n虚拟存储 计算机上都存在一个程序能够产生的地址集合，称为地址范围。这个范围的大小由CPU的位数决定，例如一个32位的CPU，它的地址范围是0 x0000_00000 xFFFF_FFFF（4G）。这个地址范围是程序能够产生的地址范围，称为虚拟地址空间，该空间中的某一个地址称为虚拟地址（VA）。与虚拟地址相对应的是物理地址（PA），一般系统物理地址空间只是虚拟空间的一个子集。例如：对于一台内存为256M的32位的x86主机来说，它的虚拟地址空间范围是4G，而物理地址空间范

52、围是256M。n虚拟存储 在没有使用虚拟存储的机器上，地址被直接送到内存总线上，使具有相同地址的物理存储器被读写；而在使用了虚拟存储的情况下，虚拟地址不是直接被送到内存地址总线上，而是送到内存管理单元（MMU），把虚拟地址映（VA）射为物理地址（PA）。 大多数使用虚拟存储器的系统都使用一种称为分页（paging）机制。虚拟地址空间划分成称为页（page）的单位，而相应的物理地址空间也被进行划分，单位是页帧(frame)。页和页帧的大小必须相同，因为内存和外围存储器之间的传输总是以页为单位的。在上个例子中32位地址的机器，它的虚拟地址范围为4G，而这台机器只有256M的物理地址，因此可以运行4

53、G的程序，但该程序不能一次性调入内存运行。这台机器必须有一个达到可以存放4G程序的外部存储器（例如磁盘或是FLASH），以保证程序片段在需要时可以被调用。n虚拟存储的主要功能:使程序中的地址与存储器的地址相互独立，保证用户的程序设计中不需要考虑存储器空间大小的限制；存储器由主存和辅存两类存储设备组成，主存速度快但容量小，负责程序执行，而辅存速度慢但容量大，负责程序保存。程序大小可以超过主存的大小，系统把当前使用的部分保留在主存中，而把其它未被使用的部分保存在辅存中。如果主存空间不足，那么可以将主存中暂时不用的存储空间的内容保存在辅存中，再将这些空间用来调入所需要的程序。n地址映射 相同的VA在

54、不同时刻对应的PA可能不同，不同的VA可能在不同时刻对应的PA相同。n内存管理单元（MMU） 负责VA到PA的映射关系，物理地址空间既可以大于也可以小于虚拟地址空间，MMU通常以页为单位进行VA到PA的映射，32位处理器的页尺寸通常是4KB。映射关系是通过保存在物理内存中的页表来描述的，MMU会查找页表来确定一个VA应该映射到哪个PA。nMMU工作流程首先进行内部地址转换（过程），如果要访问的数据在主存中（也就是内部地址转换成功），则根据转换所得到的物理地址访问主存储器（过程）；nMMU工作流程如内部地址转换失败，则要根据逻辑地址进行外部地址转换（过程），得到辅存地址；nMMU工作流程需检查主存中是否有空闲区（过程），如果没有，就要根据替换算法，把主存中暂时不用的某块数据通过I/O机构调出，送往辅存（过程），再把由过程得到的辅存地址中的块通过I/O机构送往主存（过程）；nMMU工作流程如主存中有空闲区域，则直接把辅存中有关的块通过I/O机构送往主存（过程）存储器的基本概念存储器的基本概念存储器的分类存储器的分类 存储