福建农林大学数逻实验(含数据)

1、 福建农林大学计算机与信息学院信息工程类实验报告课程名称：数字逻辑姓 名：系：电子信息工程专 业：电子信息工程年 级：学 号：指导教师：职 称：讲师2016年 5月25日实验项目列表序号实验项目名称成绩指导教师1实验1 TTL集成门电路逻辑功能测试2实验2 译码器和数据选择器3实验3 组合逻辑电路的设计4实验4 集成触发器及其应用5实验5 集成计数器67891011121314151617181920福建农林大学计算机与信息学院信息工程类实验报告系： 电子信息工程 专业： 电子信息工程 年级： 姓名： 学号： 实验课程：数字逻辑实验室号：_ 实验设备号： 实验时间： 指导教师签字： 成绩： 实

2、验1 TTL集成门电路逻辑功能测试一、实验目的1. 了解 TTL 与非门电路的主要参数。2. 掌握 TTL 与非门电路的主要参数和传输特性的测试方法。3. 熟悉 TTL 门电路的逻辑功能的测试方法。二、实验仪器与器件1. 数字电路实验箱1个2. 万用表 1只3. 示波器 1台4. 元器件与非门 74LS00 2片非门 74LS04 1片电阻、电容若干三、实验原理TTL 门电路是最简单、最基本的数字集成电路元件，利用其通过适当的组合连接便可以构成任何复杂的组合电路。因此，掌握 TTL 门电路的工作原理，熟练、灵活地使用它们是数字技术工作者必备的基本功之一。本实验采用四“与非门” 74LS00，其

3、引脚排列如图 1-1 所示，它共有四组独立的“与非”门，每组有两个输入端，一个输出端。各组的构造和逻辑功能相同，现以其中的一组加以说明：TTL 与非门的电路结构如图 1-2 所示， 和为输入端，为输出端。与非门的逻辑表达式为 =()。当、 均为高电平时， 为低电平“0”；、 中有一个为低电平或二者均为低电平时，为高电平"1"。四与非门 74LS00 的主要参数有：1）扇出系数O：电路正常工作时能带动的同类门的数目称为扇出系数O 。2）输出高电平OH ：一般OH 2.4V.3）输出低电平OL ：一般OL 0.4V.4）高电平输入电流IH ：指当一个输入端接高电平，而其它输入端

4、接地时从电源流过高电平输入端的电流。5）低电平输入电流IL（或输入短路电流 RD )：指当一个输入端接地，而其它输入端悬空时低电平输入端流向地的电流。6） 电压传输特性曲线和关门电平OFF：图 1-3 所表示的iO 关系曲线称为电压传输特性曲线。使输出电压刚刚达到低电平时的最低输入电压称为开门电平ON 。使输出电压刚刚达到规定高电平时的最高输入电压称为关门电平OFF 。7）空载导通功耗ON ：指输入全部为高电平、输出为低电平且不带负载时的功率损耗。8）空载截止功耗OFF ：指输入有低电平、输出为高电平且不带负载时的功率损耗。四、实验内容及步骤1. TTL 与非门参数的测试(1) 输出高电平OH

5、 的测试TTL 与非门的输出高电平OH 的测试电路如图1-4 所示，把与非门两输入端中的一个或两者全部接地，用万用表测出的输出端电压为OH，在测量中如果电压值 2.4V，记作“1”；若测量值 0.4，记作“0”。测出四组数据，将其填入表 1-1。表1-1 VOH和VOL的测试结果 5.07 5.07 1 1 0 0 0 0与非门1234VON(V)5.075.075.075.07VOL(V)0.160.160.160.16(2) 输出低电平OL 测试 TTL 与非门的输出低电平OL 的电路如图 1-5 所示，输入端全部悬空，测出输入端电压即为OL，将测量的四组数据填入表 1-1。(3) 低电平

6、输入电流IL按图 1-6 连接电路，则从电流表上读出的电流就是与非门的低电平输入电流。用万用表分别测出集成块 74LS00 中各与非门不同输入端接地时的电流IL，并将其测量的结果填入表 1-2 中。图1-6 IIL测试电路 图1-7 IIH测试电路 0 0 0 0 0 0 0 0管脚12459101213IIL (mA)0.0080.0080.0080.0080.0080.0080.0080.008(4) 高电平输入电流IH按图 1-7 连接电路，测量并记录与非门的高电平输入电流IH ，IH 9.74A 。(5) 空载导通功耗ON：如图 1-8 所示，从 +5V 电源输出处用万用表测出电流ON

7、 就可以按下式求出空载导通功耗ON：ON =CC ·ONCC 5V ；ON 1.37mA ；ON = 6.85 x 10-3W 。图1-8 PON测试电路图 图1-9 POFF测试电路(6) 空载截止功耗OFF：如图 1-9 所示，将芯片所有输入端接地，从 +5V 电源输出处用万用表测出电流OFF，就可以按下式求出空载截止功耗OFF： OFF =CC ·OFFCC 5V ；OFF 1.05mA ；OFF = 5.25 x 10-3W 。2、测试74LS04（六非门）的逻辑功能如图1-10、图1-11是74LS04六反相器结构和引脚结构。图1-10 74LS04六反相器结构

8、图1-11 74LS04引脚结构 将74LS04正确接入DIP插座，注意识别1脚位置（集成块正面放置且缺口向左，则左下角为1脚），输入端接逻辑电平输出插口，输出端接逻辑电平显示，拨动逻辑电平开关，根据LED发光二极管亮与灭，检测非门的逻辑功能，结果填入表1-3中。表1-3 非门逻辑功能表AY01（亮）10（灭）3、测试74LS00（四2输入端与非门）逻辑功能 图1-12 74LS00结构74LS00结构如图1-12所示。将74LS00正确接入DIP插座，注意识别1脚位置（集成块正面放置且缺口向左，则左下角为1脚），输入端接逻辑电平输出插口，输出端接逻辑电平显示，拨动逻辑电平开关，根据LED发光

9、二极管亮与灭，检测与非门的逻辑功能，结果填入表1-4中。表1-4 与非门逻辑功能表 ABY001（亮）011（亮）101（亮）110（灭）4、利用与非门组成其他逻辑门电路组成与门电路将74LS00中任意两个与非门组成如图1-13所示的与门电路，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观察指示灯LED的亮与灭，测试其逻辑功能，结果填入表1-5中。图1-13 与门电路连接图表1-5 与门真值表ABY000010100111组成或门电路将74LS00中任选三个与非门组成如图1-14所示的或门电路，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观察指示灯LED的亮与灭，测

10、试其逻辑功能，结果填入表1-6中。图1-14或门电路连接图表1-6 或门真值表ABY000011101111组成异或门电路将74LS00中的与非门按照下图所示的电路连线，输入端接逻辑电平开关，输出端接指示灯LED，拨动逻辑开关，观察指示灯LED的亮与灭，测试其逻辑功能，结果填入下表中。图1-15 异或门电路连接图表1-7 异或门真值表ABY000011101110五、实验数据处理与分析由实验数据得：74LS04芯片的逻辑功能为取非。由实验数据得：74LS00芯片的功能是与非。由实验4.1数据得：Y=AB由实验4.2数据得：=A+B由实验4.3数据得：Y=AB+AB六、质疑、建议、问题讨论1、在

11、实验中遇到发光二极管损坏不能得出正确结果，因此在实验前，应先用万用便测试所用芯片的管脚、导线、发光二极管等是否能正常工作，防止外在因素影响实验结果。 2、对于TTL电路输入端负载特性可知，悬空时候相当于Ri=，所以相当于高电平。3、 TTL或非门闲置输入端的处置方法是与其他输入端并联：接地。4、 测量TTL与非门输出低电平时候要加负载，因为要求集成块有一定的带负载能力，而TTL与非门输出低电平时候会有较大负载电流。R很小会使得负载电流过大，无法得出正常的输出低电平。福建农林大学计算机与信息学院信息工程类实验报告系： 电子信息工程 专业： 电子信息工程 年级： 姓名： 学号： 实验课程：数字逻辑

12、实验室号：_ 实验设备号： 实验时间： 指导教师签字： 成绩： 实验2 译码器和数据选择器一、实验目的和要求1、掌握3-8线译码器逻辑功能和使用方法。2、掌握数据选择器的逻辑功能和使用方法。二、实验仪器与器件1. 数字电路实验箱1个2. 集成电路74LS138 3-8线译码器 2片74LS151 8选1数据选择器 1片三、实验原理译码的功能是将具有特定含义的二进制码进行辨别，并转换成控制信号，具有译码功能的逻辑电路称为译码器。译码器在数字系统中有广泛的应用，不仅用于代码的转换，终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。图2-1表示二进制译码器

13、的一般原理图。图2-1 二进制译码器的一般原理图它具有n个输入端，2n个输出端和一个使能输入端。在使能输入端为有效电平时，对应每一组输入代码，只有其中一个输出端为有效电平，其余输出端则为非有效电平。每一个输出所代表的函数对应于n个输入变量的最小项。二进制译码器实际上也是负脉冲输出的脉冲分配器，若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器（又称为多路数据分配器）。1、3-8线译码器74LS138图2-2为74LS138的引脚排列图，它有三个地址输入端A、B、C，它们共有8种状态的组合，即可译出8个输出信号Y0-Y7。另外它还有三个使能输入端G1、G2A、G2B。 图2-2 7

14、4LS138的引脚排列图图 2-3 74LS151的引脚图2、数据选择器74LS151数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器。74LS151是典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0D7，这8个数据源，具有两个互补输出端，同相输出端Y和反相输出端W。其引脚图如图2-3所示。四、实验内容及实验数据记录1、74LS138译码器逻辑功能测试在数字逻辑电路实验箱IC插座模块中找一个16PIN的插座插上芯片74LS138并在16PIN插座的第8脚接上实验箱的地（GND），第16脚接上电源（Vcc）。将74LS13

15、8的控制输入端和输入端接逻辑电平输出，将输出端Y0 Y7分别接到逻辑电平显示的8个发光二极管上，逐次拨动对应的开关，根据发光二极管显示的变化，测试74LS138的逻辑功能，填入表2-1。 表2-174LS138的测试功能表输入输出CBA11111111111111111101111111110000011111110100001111111011000101111101110001111110111100100111011111001011101111110011010111111100111011111112、用74LS138实现逻辑函数一个3-8线译码器能产生3变量函数的全部最小项，利用这

16、一点能够很方便的实现3变量逻辑函数。请设计实现了，画出逻辑图。 . 3、4线-16线译码器两片74LS138组合成4线-16线译码器，如图2-4所示。图2-4 两片74LS138组合成4线-16线译码器按图2-4连线：由于实验箱上仅仅提供8个逻辑电平显示灯，该步实验一共有16个输出端，因此要灵活选用。例如先把低8位输出接逻辑电平显示输入。D3接“0”，控制D2，D1，D0的输入情况，可看出低8位的不同显示情况。然后把高8位代替低8位接逻辑电平显示输入。D3接“1”，控制D2，D1，D0的输入情况，可看高8位的不同显示情况。4个输入端接逻辑电平输出。逐项测试电路的逻辑功能，请自拟真值表，记录实验

17、结果。D3D2D1D0Y'15Y'14Y'13Y'12Y'11Y'10Y'9Y'8Y'7Y'6Y'5Y'4Y'3Y'2Y'1Y'0000011111111111111100001111111111111110100101111111111111011001111111111111101110100111111111110111101011111111111011111011011111111101111110111111111110111111110001111111

18、011111111100111111101111111111010111110111111111110111111011111111111 4、74LS151译码器逻辑功能测试在数字逻辑电路实验箱IC插座模块中找一个16PIN的插座插上芯片74LS151并在16PIN插座的第8脚接上实验箱的地（GND），第16脚接上电源（Vcc）。将74LS151的控制输入端和数据输入端D0D7接逻辑电平输出，将输出端Y接到逻辑电平显示的发光二极管上，逐次拨动对应的开关，根据发光二极管显示的变化，测试74LS151的逻辑功能，将实验结果填入表2-2。表2-2 74LS151逻辑功能测试表输入输出CBA1000

19、00D00001D10010D20011D30100D40101D50110D60111D7五、实验数据处理与分析 74LS138译码器逻辑功能测试结果如上，与理论值相符；用74LS138实现逻辑函数、组合逻辑电路测试结果如上，均与理论值相符；74LS151译码器逻辑功能测试结果如上，与理论值相符。 6、 质疑、建议、问题讨论 实验结果灯是否亮与实际的情况不同。刚好相反。因为74LS138输出结果是取反。所以刚好与实际相反。福建农林大学计算机与信息学院信息工程类实验报告系： 电子信息工程 专业： 电子信息工程 年级： 姓名： 学号： 实验课程：数字逻辑实验室号：_ 实验设备号： 实验时间： 指

20、导教师签字： 成绩： 实验3 组合逻辑电路的设计一、实验目的1. 掌握组合逻辑电路的设计方法。2. 学会用基本门电路和常用组合逻辑电路图3-1 组合逻辑电路的设计流程实现组合逻辑电路。二、实验仪器与器件1. 数字电路实验箱1个2. 集成电路输入四与非门74LS00 2片四输入二与非门74LS20 2片 反向器74LS041片 数据选择器74LS151 1片 译码器 74LS138 1片三、实验原理组合逻辑电路的设计流程如图 3-1 所示。先根据实际的逻辑问题进行逻辑抽象，定义逻辑状态的含义，再按照要求给出事件的因果关系列出真值表。然后用代数法或卡诺图化简，求出最简的逻辑表达式。并按照给定的逻辑

21、门电路实现简化后的逻辑表达式，画出逻辑电路图。最后验证逻辑功能。四、实验内容及步骤1、设计一个半加器，其输入为A、B为两个加数，输出为半加和S及进位C。根据要求用小规模集成器件与非门设计出最简的逻辑电路。并用 TTL 与非门组成上面的逻辑电路。输入接逻辑开关，输出接逻辑电平显示端口，验证其逻辑功能。（要求：在下面空白区域写出半加器的真值表、逻辑函数表达式、逻辑函数的最简式，做逻辑函数得变换，画出逻辑电路图(选用的器件型号应标出)，并记录实验数据。）逻辑函数：Y=AB+AB=(AB)(AB) CO=AB逻辑电路图：1个反向器，1片74SL00芯片 1实验电路连线：实验数据：ABYCO000001

22、1010101101实验数据 1 2、设计一个密码锁，锁上有三个按键、，当两个或两个以上的按键同时按下时，锁能被打开。用逻辑电平显示灯亮来替代锁，当符合上述条件时，将使逻辑电平显示灯亮，否则灯灭。根据要求设计出最简的逻辑电路。并用TTL 与非门电路组成上面的逻辑电路。输入接逻辑开关，输出接逻辑电平显示端口，验证其逻辑功能。（要求：在下面空白区域写出密码锁的真值表、逻辑函数表达式、逻辑函数的最简式，做逻辑函数得变换，画出逻辑电路图(选用的器件型号应标出)，并记录实验数据。）逻辑函数：Y=ABC+ABC+ABC+ABC=BC+AC+AB=(BC)(AC)(AB)逻辑电路图：1片74SL00芯片，1

23、片74SL20芯片 1实验电路连线：实验数据：ABCY00000010010001111000101111011111实验数据 2 3、设计用3个开关控制一个电灯的逻辑电路，要求改变任何一个开关的状态都能控制电灯由亮变灭或者由灭变亮。要求用数据选择器来实现。（要求：在下面空白区域写出数据选择器的逻辑函数表达式、逻辑函数的最简式，做逻辑函数得变换，画出逻辑电路图(选用的器件型号应标出)，并记录实验数据。逻辑函数：Y=ABC+ABC+ABC+ABC=D0C+D1C+D2C+D3C逻辑电路图：1片74SL151芯片 1实验电路连线：实验数据：ABCY0000001101010110100110101

24、1001111实验数据 34、设计一个全加器，要求用译码器和与非门来实现。（要求：在下面空白区域写出译码器的逻辑函数表达式、逻辑函数的最简式，做逻辑函数得变换，画出逻辑电路图(选用的器件型号应标出)，并记录实验数据。）逻辑函数：S=ABCL+ABCL+ABCL+ABCL=(ABCL)(ABCL)(ABCL)(ABCL)CO=ABCL+ABCL+ABCL+ABCL=(AB)(ACL)(BCL)逻辑电路图：1片74SL20芯片，1片74SL138芯片，1个反向器实验电路连线：实验数据：CLABSCO0000000110010100110110010101011100111111实验数据4五、实验数

25、据处理与分析、并总结组合逻辑电路的设计方法。 实验数据与真值表相符，可依据真值表设计组合电路。 由此设计出电路：用74SL00芯片的三个与非门和反向器的2个非门组合得到输出Y用74SL00芯片的一个与非门和反向器的1个非门组合得到输入CO实验数据与真值表相符，可依据真值表设计组合电路。由此设计出电路：用74SL00芯片的三个与非门和74SL20芯片的一个四输入与非门组合成逻辑电路。实验数据与真值表相符，可依据真值表设计组合电路。由此设计出电路：用74SL151芯片将D0，D3，D5，D6对应的管脚接地，D1，D2，D4，D7接电源，输出结果为Y。实验数据与真值表相符，可依据真值表设计组合电路。

26、由此设计出电路：用1个74SL20芯片，1个74SL138芯片和1个反向器组合成逻辑电路。6、 质疑、建议、问题讨论 在设计用3个开关控制一个电灯的逻辑电路时，对于其真值表有困惑，经过讨论得知：初始ABC值为000，灯灭，改变任意一个开关，灯亮，ABC的值可为001,010,100；再改变另外两个开关中的一个，灯灭，ABC值可为011,101,110；最后改变剩下的最后一个开关，灯亮，ABC值为111 福建农林大学计算机与信息学院信息工程类实验报告系： 电子信息工程 专业： 电子信息工程 年级： 姓名： 学号： 实验课程：数字逻辑实验室号：_ 实验设备号： 实验时间： 指导教师签字： 成绩：

27、实验4 集成触发器及其应用一、实验目的1. 掌握基本 RS、D 和 JK 触发器的逻辑功能及测试方法。2. 熟悉 D 和 JK 触发器的触发方法。3. 了解触发器之间的相互转换。二、实验仪器与器件1. 数字电路实验箱 1个2. 集成电路 与非门 74LS001片； 双JK触发器74LS1121片；双D触发器74LS741片。三、实验原理触发器是基本的逻辑单元，它具有两个稳定状态，在一定的外加信号作用下可以由一种稳定状态转变为另一稳定态；无外加信号作用时，将维持原状态不变。因为触发器是一种具有记忆功能的二进制存贮单元，所以是构成各种时序电路的基本逻辑单元。1. 基本 RS 触发器由两个与非门构成

28、一个 RS 触发器如图 4-1所示。其逻辑功能如下：(1) 当=1 时，触发器保持原先的 1 或 0 状态不变。(2) 当= 1，= 0 时，触发器被复位到“0”状态。(3) 当= 0，= 1 时，触发器被置位于“1”状态。(4) 当= 0，尔后若和同时再由“0”变成“1”，则 Q 的状态有可能为 1，也可能为 0，完全由各种偶然因素决定其最终状态，所以说此时触发器状态不确定。基本RS 触发器的特性方程如下： 图4-1 基本R-S触发器 (4-1)2. D 触发器D 触发器是由 RS 触发器演变而成的。逻辑符号如图 4-2 所示，其功能表见表4-1，由功能表可得Q n+1=D (4-2)常见的

29、 D 触发器的型号很多，TTL 型的有 74LS74 (双D )、74LS175 (四 D )、74LS174 (六 D )、74LS374 (八 D ) 等。CMOS 型的有 CD4013 (双 D )、CD4042 (四 D ) 等。本实验中采用维持-阻塞式双 D 触发器 74LS74，图 4-3 所示分别为其引线排列图，RD 和 SD 是异步置“0”端和异步置“1”端，D 为数据输入端，Q 为输出端，CP 为时钟脉冲输入端。3. JK 触发器JK 触发器逻辑功能较多，可用它构成寄存器、计数器等。图 4-4 所示是 JK 触发器的逻辑符号。常见的 TTL 型双 JK 触发器有 74LS76

30、、74LS73（负沿触发）、74LS112、 74LS109 等。CMOS 型的有 CD4027 等。图 4-5 为双 JK 触发器 74LS73 的引脚排列图。其中 J、K 是控制输入端，Q 为输出端，CP 为时钟脉冲端。RD 和 SD 分别是异步置“0”端和异步置“1”端。当 RD=1，SD=0 时，无论 J、K 及 CP 为何值，输出 Q 均为“1”；当 RD=0，当SD=1时，此时不论 J、K 及 CP 之值如何，Q 的状态均为“0”， 所以 RD，SD 用来将触发器预置到特定的起始状态 ( “0” 或 “1” )。预置完成后 RD，SD 应保持在高电平 (即“1”电平)，使 JK 触

31、发器处于工作方式。当 RD=SD=1 时，触发器的工作状态如下：(1)当 JK=00 时，触发器保持原状态。(2)当 JK = 01 时，在 CP 脉冲的下降沿到来时，Q = 0，即触发器置“0”。(3)当 JK = 10 时，在 CP 脉冲的下降沿到来时，Q = 1，触发器置“1”。(4)当 JK=11 时，在 CP 脉冲的作用下，触发器状态翻转。由上述关系可以得到 JK 触发器的特征方程为：（4-3）4. T 触发器T 触发器可以看成是 JK 触发器在 J = K 条件下的特例，它只有一个控制输入端 T 。它的特性方程是： （4-4）四、实验内容及步骤1. 验证基本 RS 触发器的逻辑功能

32、按图 4-1用 74LS00 组成基本 RS 触发器，并在 Q 端和 Q 端接逻辑电平显示端口，输入端S 和 R分别接逻辑开关。接通 +5V 电源，按照表 4-2 的要求改变 S 和 R 的状态，观察输出端的状态，并将结果填入表 4-2。0 10 11 1 S R Q* Q=0 Q=1 1 1 0 1 1 0 0 0 0 1 1 12. 验证 D 触发器逻辑功能将 74LS74 的 RD、SD、D 连接到逻辑开关，CP 端接单次脉冲，Q 端和 Q 端分别接逻辑电平显示端口，接通是电源，按照表 4-3 中的要求，改变 RD、SD、D 和 CP 的状态。在 CP 从 0 到 1 跳变时，观察输出端

33、 Q n+1 的状态，将测试结果填入表 4-3。0 01 10 01 11 11 1R S D CP Q*Q=0Q=101XX0010XX1111001110001110111111 3. 验证 JK 触发器逻辑功能将 74LS112 的 RD、SD、J 和 K 连接到逻辑开关，Q 和 Q 端分别接逻辑电平显示端口，CP 接单次脉冲，接通电源，按照表4-4 中的要求，改变 RD、SD、J、K 和 CP的状态。在 CP 从 1 到 0 跳变时，观察输出端Q n+1 的状态，并将测试结果填入表 4-4。R S J K CPQ*Q=0Q=101XXX0010XXX111100011101001110

34、11111110五、实验数据处理与分析 与非门基本RS触发器逻辑功能如下：1）当 S=0，R=0时不确定2）当S=1，R=0时置0。3）当S=0，R=1时置1。4）当S=1，R=1时保持。D触发器的逻辑功能如下：1）当CP=0时，即脉冲下降沿到来时，D触发器有保持的功能。2）当CP=1时，即脉冲的上升沿到来时，D触发器Qn+1=D。JK触发器的逻辑功能如下：1）当CP=0时，保持；当CP=1时，若J=K；保持；六、质疑、建议、问题讨论1. 总结异步置位、复位端的作用。RD：直接复位端或直接置“1”端。SD：直接置位端或直接置“0”端。2. 总结 D 触发器、JK 触发器的状态变化与时钟的关系。

35、D触发器中：当CP=0时，不论输入信号D 如何变化，基本触发器输入信号全为1，所以触发器保持原状态不变。当时CP=1时，SD=D，RD=D，触发器状态将发生转移。JK触发器：当CP=0时，不论输入信号 如何变化，基本触发器输入端全为1，所以触发器保持原状态不变。 当CP=1时，触发器接收输入激励，发生状态转移。根据基本触发器的状态方程的：Q* =SD +RD Q =JQ+KQ由于SD +RD =(JQ)+KQ=1，因此对输入信号没有约束条件。 福建农林大学计算机与信息学院信息工程类实验报告系： 电子信息工程 专业： 电子信息工程 年级： 姓名： 学号：

36、实验课程：数字逻辑实验室号：_ 实验设备号： 实验时间： 指导教师签字： 成绩： 实验5 集成计数器一、实验目的1. 掌握由集成触发器构成的二进制计数电路的工作原理。2. 掌握中规模集成计数器的使用方法。3. 学习运用上述组件设计简单计数器的技能。二、实验仪器与器件1. 数字电路实验箱1个2. 双踪示波器 1台3. 集成电路： 集成计数器 74LS161 1片 与非门74LS001片 双D触发器 74LS74 2片三、实验原理计数是最基本的逻辑运算，计数器不仅用来计算输入脉冲的数目，而且还用作定时电路、分频电路和实现数字运算等，因而它是一种十分重要的时序电路。计数器的种类很多。按计数的数制，可

37、分为二进制、十进制及任意进制。按工作方式可分为异步和同步计数器两种。按计数的顺序又可分为加法 (正向)、减法 (反向) 和加减 (可逆) 计数器。计数器通常从零开始计数，所以应该具有清零功能。有些集成计数器还有置数功能，可以从任意数开始计数。1. 异步二进制加法计数器用 D 触发器或 JK 触发器可以构成异步二进制加法计数器。图 5-1 是用四个 D 触发器构成的二进制加法计数器。其中每个 D 触发器作为二分频器。在 RD 作用下计数器清“0”。当第一个 CP 脉冲上升沿到来时，Q0 由“0”变成“1”，当第二个 CP 脉冲到来后，Q0 由“1”变成“0”，这又使得 Q1 由 0 变成 1，依

38、次类推，实现二进制计数。2、4位二进制同步计数器74LS161该计数器能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。它的管脚排列和逻辑功能表如图5-2、表5-1所示。图5-2 74LS161管脚排列图表5-1 74LS161逻辑功能表四、实验内容及步骤1. 按图5-1 利用两片 74LS74 接成四位二进制计数器，输出端接逻辑电平显示端口，由时钟端逐个输入单次脉冲，观察并记录 Q3、Q2、Q1 和 Q0的输出状态，验证二进制计数功能。从 CP 端输入 1kHz 的连续脉冲（可用函数发生器产生），并用示波器观察并记录各级的波 Q0波形Q1波形Q2波形Q3波形2集成计数器74LS161功能验证接线如图5-3所示，输入端D0D3分别接逻辑电平开关，LD、RD、EP、ET分别也接逻辑电平开关CLK接单脉冲输出，输出端Q0Q3及C端接五个LED电平显示发光二极管。按表5-2所列输入状态观察输出结果，填入表中，分析是否与74LS161的功能表相符。图5-2 74LS161功能验证接线图表5-2 74LS161在各输入状态下输出控制输入状态数据输入状态输出状态CLKRDLDEPETD3D2D1D0Q3Q2Q1Q0×0×××××××000010&