数字AV产品的抗干扰设计(doc7)(范本)

1、数字 av 产品的抗干扰设计1 前言电磁兼容，即 emc (electromagnetic compatibility )，是指干扰可以在不损害信息的前提下与有用信号共存。随着数字化产品的不断问世，其电磁兼容性的设计越来越引起人们的重视。因为高速数字电路工作时，会产生大量的高频干扰信号，处理不好，不仅影响本身性能，而且还会影响周围环境。以 vcd 机为例， vcd 机中有高速数字信号处理电路，存在大量的脉冲干扰，处理不当，将影响音视频的质量和读盘纠错能力。严重时高频干扰脉冲会通过电源或空间发射出来，影响周围电子设备的正常工作。现以vcd 机为例讨论数字 av 产品的抗干扰设计。2 数字 av

2、产品的特点目前，数字av 产品除了廉价大众化的 vcd 机外，为了满足广大用户对音视频产品的品质要求，厂商又不断地开发 dvd 和数字电视等数字av 产品。数字av 产品的核心是 dsp ( digital signal processor )系统，对音视频信号进行高速的数字信号处理，使人们视听享受达到较完美的境地。 同时，由于数字信号处理的码率很高，如 vcd 视盘机 mpeg1 视频数据率和音频数据率之和约 1 5 mb s； dvd mpeg2 音视频可变码率平均为4. 69 mb /s,最大速率达10. 7 mb /s,可见码率之高，处理系统又与高速的存储器配合使用进行数据的读写。随着

3、码率的不断提高，数字信号处理的速度越来越快，产生与速度成正比的大量干扰脉冲，且频率越来越高，幅度越来越大，结果对产品的抗干扰设计带来更大的难度，也是产品品质高低的关键所在。3 数字电路的常见干扰噪声对数字 av 产品这样一个数字信号处理系统来说，常见以下几种噪声：（ 1 ）电源噪声：在该数字系统中，主要由于受 dsp 电路、 cpu 、动态存储器件和其它数字逻辑电路在工作过程中逻辑状态高速变换造成系统电流和电压变化产生噪声， 温度变化时的直流噪声以及供电电源本身产生的噪声等等。（ 2 ）地线噪声：在系统内，如果在各部分的地线之间出现电位差或者存在接地阻抗便会引起接地噪声。（ 3 ）反射噪声：传

4、输线路各部分的特性阻抗不同或与负载阻抗不匹配时，所传输的信号在终端（或临界）部位发生反射，使信号波形发生畸变或产生震荡。（ 4 ）串扰噪声：产生原因是由于扁平电缆或束捆导线等传输线之间，印制电路板内平行印制导线之间的电磁感应，以及高速开关电流通过分布电容等寄生参数把无用信号 成分叠加在目的信号上引起的。4 电源和地线噪声的抑制在数字 av 产品中大量地应用了 cmos 的数字器件和数字模拟混合器件，如 dsp芯片、cpu、动态ram、d/a变换器和其它数字逻辑器件，当设备工作时这些器件同时工作会使电路板内的电源电压和地电平波动， 导致信号波形产生尖峰过冲或衰减震荡，造成数字 ic 电路的噪声容

5、限下降， 而引起误动作， 其原因是数字ic 的开关电流i 和电源线、地线的电阻r所造成的电压降er=ir与印条和元器件引脚的分布电感 l所造成的 感应电压降el=l （di/dt）两者一起作用。由图1的模型可以进一步说明，假如线路中的电流从 50心变成2 ma ,上升沿为 10ns,则电阻引起的压降为：er = ir= 2 x 2006.4,单位是mv ,电感引起的压降是： el=l （di/dt） = 400x2 （-0. 05） / 10 弋 78,单位也;mv。可见由分布电感引起的电压降相当大。 由于数字 av 产品中有好多条高频数字信号线，因此，电源和地线的干扰是相当严重的。其次， 由

6、于一部分cmos 电路是数字模拟混合器件，如 da 转换器件，根据 cmos的基本理论，数字模拟二部分电路形成在同一个n 型的芯片上，假如只有数字部分电源 vdd 供电， 尽管模拟电源未接， vdd 的电能会转换到模拟部分n 上去， vdd 电压依然会出现于模拟电源vcc 脚上。同样， vdd 上存在的噪声亦会出现在 vcc 上，由于vdd和vcc上的噪声作用造成数模混合电路，如音频d/a pcm1710的thd + n和动态范围下降，影响整机的性能。为了抑制电源和地线噪声，在数字av 产品设计中可以采取以下措施：（ 1 ）选用贴片元件和尽可能缩短元件的引脚长度，以减小元件分布电感的影响；选用

7、噪声容限大的数字ic。（ 2 ）在 vdd 及 vcc 电源端尽可能靠近器件接入滤波电容，以缩短开关电流的流通途径，用10旷铝电解和0.1旷独石电容并联接在电源脚上。对于mpeg板主电源输入端和mpeg解码芯片以及dram ， sdram 等高速数字ic 的电源端可以用钽电解电容代替铝电解， 因为钽电解的对地阻抗比铝电解小得多。（ 3 ）印制板布局时，要将模拟电路区和数字电路区合理地分开，电源和地线单独引出，电源供给处汇集到一点； pcb 布线时，高频数字信号线要用短线，主要信号线最好集中在 pcb 板中心，时钟发生电路应在板中心附近，时钟扇出应采用菊链式或并联布线，同时电源线尽可能远离高频数

8、字信号线或用地线隔开。（ 4 ）印制板的电源线和地线印制条尽可能宽，以减小线电阻，从而减小公共阻抗引起的干扰噪声。（ 5 ）对数模混合电路，vdd 与 vcc 应该联到模拟电源vcc ， agnd 与 dgnd接到模拟地agnd ，如图 2 所示，根据bb ， philips ，东芝公司实验结果，建议把da 器件视为模拟器件， mpeg 电路与 da 器件连接如图3， da 器件必须置于agnd上，同时要提供一条数字回路供这些数字噪声能量反馈回信号源，以减小数字器件的噪声对模拟电路的影响，使da 器件的动态特性提高。实测 vcd 机 mpeg 解压板数字电源vdd 与模拟电源vcc 的噪声电平

9、如图 4 所示，由波形可知，电源上叠加的噪声电平已相当小， vdd 噪声电平与vcc 噪声电平波形基本一致，且数字电源噪声电平明显大于模拟电源的噪声电平，这说明这些干扰脉冲主要由数字信号产生的。5 反射干扰噪声的抑制在数字信号处理系统中， 要进行很多时钟信号和数字信号的传输， 因其传输线路始端和终端阻抗不匹配，所传输的信号会在阻抗不连续处发生反射，使传输的信号波形出现上冲、下降和振荡。反射还会降低器件噪声容限，加大延迟时间，而且如传输线传输时间与所传输的延迟时间大致相同，反射会带来严重的后果，有的使传输的信息产生错误，有的使电压超过电路的极限值影响电路的正常工作。传输线上阻抗不匹配，即特性阻抗

10、为 z0 的传输线与阻抗不等于 z0 的信号源、负载电路、 负载元件或者特性阻抗不等于z0 的线路连接。 通常情况下， 传输线是无损耗线，单位长度传输线的传输时间t-和特性阻抗，式中c, l为单位长度传输的分布电容和分布电感。传输线最大匹配线长度lmax=trv/k式中： lmax 单位 mtr 传输信号的前沿时间（陷）v电磁波速度，1. 4x108今.4x108 myk经验常数,一般取 k = 45如果传输线的长度超过lmax ，应在其始端和终端进行阻抗匹配。现在对信号在传输线上的传输过程做一分析： 信号从始端出发， 经传输线向终端负载，由于阻抗不匹配就会造成信号严重畸变。下面以 vcd 机

11、机芯 dsp 信号输出端至mpeg 板之间传输线为例进一步加以说明。用长10cm 束捆线和长60cm 扁平电缆作传输线进行对比实验。 先用束捆线作实验， 用泰克 tds 520a 数字示波器测得 dsp 输出端和 mpeg 板输入端的波形基本一致，以如图 5 所示 bck 波形为例。由图5可见，bck的上升沿时间tr弋10 ns , max =50 cm ,因此束捆线长度l=10 cm<<lmax,因是短线，传输时间很短不必进行阻抗匹配。然而如把束捆线换成长 60 cm 的扁平电缆， bck 的波形如图 6 所示。由 bck 波形知，换成扁平电缆后，波形畸变明显变大，主要是上升沿变

12、差，上升时间tr变大和波形的波峰谷比变大。其原因是扁平电缆的长度 l = 60 cm >lmax =50cm ， 传输电缆要作长线处理， 其阻抗必须进行匹配， dsp 输入端的上升时间变长是由于反射至 dsp 输出端反射波的反射系数有正有负而形成波峰和波谷使上升时间 tr 变长，data, lrck波形也有类似情况。通过上述比较实验，要抑制反射干扰，要设法使发送端和终端的阻抗匹配，或者把传输线的长度尽可能缩短，即l<<lmax,由于是民用产品，还要考虑到生产成本及生产加工过程方便等原因。在数字 av 产品中，采取的措施为：（ 1 ） dsp 输出端加适当电阻使之与束捆线和扁平

13、电缆的特性阻抗基本相一致，发送端的阻抗基本匹配，抵消了数字信号脉冲上升下降的过冲。（2）把束捆线的长度缩短为l<<lmax,因线很短，波形畸变轻微。实际结果使dsp 的波形明显改善，实际电路如图 7 所示。（ 3 ）用终端二极管取代匹配电阻，此法已广泛应用于数字ic 的芯片制作中，作为 输入输出端的匹配和保护网络，如图 8 。这种匹配方法有以下优点：能改善终端波形；对发送端的电平高低没有影响；补设方便，同机有多个负载时达到最佳匹配；具有保护作用，有效抑制过冲脉冲。（ 4）加整形电路可减小连接线不匹配引起干扰噪声的影响，整形电路通常加在输入端前且要注意不能产生信号新的相位变化。如图

14、9 是philips3碟 vcd 机芯与 mpeg 板进行时钟传输时在mpeg 板时钟输入端加接的一个整形电路。6 数字信号的串扰抑制所谓串扰是指信号传输线在传输信号的过程中， 在其相邻信号线上引起严重的干扰噪声，大多发生在扁平电缆、束捆导线或印制板电路上平行的印制导线之间。串扰的强弱与相邻两信号线之间的互阻抗和信号本身的阻抗有关。 下面讨论扁平电缆的串扰问题。现代数字 av 产品中，广泛使用扁平电缆做连接导线，虽有很多优点，然而若使用不当，很易发生串扰，引起意相不到的问题，影响数字产品的正常工作。扁平电缆的各导线之间均有分布电容，如图 10 所示。经实际测量，每10 cm 长的相邻导线间的分

15、布电容约 3 pf 。频率为 100 mhz 时，1 pf电容的阻抗为1. 6 kq, 10cm传输的耦合阻抗仅为0. 5 kq,而且扁平电缆导线的分布电容与其长度成正比，布线较长时申扰更为严重。以 vcd机为例，信号为数百千赫兹、数兆赫兹的方波和1020 mhz 的时钟信号，其含有的几十倍的高次谐波，信号频谱最高近数百兆赫兹，这种高频分量极易通过扁平电缆各导线之间的分布电容相互串扰。 在 vcd 机试制时， 笔者做过对比实验， 分别用 60 cm 长扁平电缆和 10 cm 长的束捆线连接dsp 与 mpeg 板， 其波形如图 11 所示。由图 11 可见， 60 cm 扁平电缆上的干扰明显比

16、 10cm 长束捆线上的干扰大的多，说明扁平电缆分布电容与长度成正比，干扰又与分布电容成正比。如把dsp输出端的bck时钟断开，60cm扁平电缆的lrck波形如图12所示 由图12可以看出，lrck干扰点明显减少和干扰脉冲幅度下降。由此说明干扰大部分来自 bck 方波信号，导线间保持一定距离可降干扰。在松下 130 330 dvd 机中，机芯数据输出为并口方式，与mpeg 板之间用软性印制电缆连接， 由于 dvd mpeg2 的码率是 vcd 机的几倍， 且主时钟的频率比vcd高，所以，每根数据时钟线之间用地线隔开，连接电缆表面涂覆一层导电层加以屏蔽，可以减小线间的分布电容，从而减小线间的相互

17、串扰和高频脉冲向外辐射。在数字 av 产品中采取了以下措施：（ 1 ）尽可能缩短信号线的传输长度。（ 2 ）在多种电平的信号传输时，应尽量把前后沿时间相近的同级电平信号划为一组传输。就vcd来说，data, bck, lrck信号与主时钟之间用一根地线相互隔离。必要时用屏蔽线代替束捆线来传输mclk 和 bck 时钟，减小串扰和辐射。（ 3 ）若条件允许，在双面印制板布线时，正面传输高频数字信号和时钟信号，在其传输印制电路背面尽可能加大接地面积，这样由于平行导线间的分布电容在导线接近地平面时会变小的缘故，信号线之间串音干扰会减小；在mpeg 芯片、 dram 、 sdram及其它高速数字器件印

18、制板布线时，其背面布上大片地线，地线可以吸收屏蔽器件产生的高频脉冲噪声。7 数字信号处理系统的抗干扰设计实际上， 电源线电流变化产生的感应压降、 数字信号传输的反射干扰和数字信号间的串扰相互之间有着密切联系且密不可分的。反映在数字信号处理系统中，其危害性最大的是高频脉冲噪声。所以，抑制高频脉冲噪声是数字av 产品电磁兼容性设计的重要组成部分。在 vcd 设计过程中，整机调试时，遇到整机工作时功能出错，通过内置检测程序检测到 cpu 和 mpeg 芯片 cl680a1 连接如图 13，用示波器观察hrdy 和 hck 上高频毛刺较大， 采用在 hrdy 上并联一个51pf 电容， 而 hck 考

19、虑到并联电容会影响其上升和下降时间， 采用触发器对hck 进行整形如图 14 ， 此处 mclk 时钟频率远大于 hck频率。通过采取以上措施后，用内置检测程序检测数据通信的准确率大，达到 100 ，整机工作完全正常。为了提高系统的抗干扰性能，在数字av 产品中可采用如下措施：（ 1 ）增加总线的抗干扰能力。采用三态门方式总线结构， 总线加上拉电阻使总线在瞬间处于稳定的高电平而消除总线处于电压不稳定的悬浮状态，总线须加缓冲器。（ 2 ）用软件消除干扰。在系统设计时，虽在硬件上作了种种改进，但抗干扰效果并不显著，如出现系统的“死机”和数据传输错误等等，从软件着手可加以改进：（ a ）使用监控计时

20、器（watchdog timer ）来检测系统是否受干扰，一旦系统受到干扰立即采取系统中断使系统重新进行初始化后再启动，以消除干扰影响；（b）采用软件容错技术就是承认故障和错误是客观事实，并考虑采取措施来消除、抑制、减小其造成的影响。（ 3 ）提高系统控制信号抗干扰能力。在系统中通常有reset， stb 等控制线， cpu 与其控制器件的传输距离较远且控制线阻抗较高，易受脉冲噪声干扰，对等控制信号在被控器件的输入端并接一个20pf 电容能消除干扰，而对reset等控制信号并接0. 01呼电容，干扰问题也可解决。对控制线加缓冲驱动器，使控制线的阻抗变低，也具有抑制干扰的作用。（ 4） ic 不

21、用端子的处理。对于这些空着不用的端子一定要妥善处理， 否则噪声很容易通过分布电容而进入这些端子。对电路造成干扰。如 ttl, cmos电路不用的输入端加110k q的上拉电阻,触发器不用的输出端并一个小容量的陶瓷电容等等。8 电源电路的抗干扰措施.实验研究表明，电源电路的抗干扰措施完善了， 电子线路的抗干扰问题就解决了一大半。如果不注意这一点，在复杂的电子线路内部到处加抗干扰措施，最终也并不一定能有很好的效果。另外，电源本身也是一个干扰源，如电源纹波、自激振荡、开关电源产生的尖峰脉冲噪声，都是对电子线路造成干扰的重要原因。对于数字av 产品来说，提高电源电路的抗干扰能力尤为重要。以 vcd 设

22、计为例，所用的电源经历了从线性电源、高压开关电源和低压开关电源的过程。早期产品使用线性电源存在如下问题：（ 1 ）电磁兼容性能不好，电源端注入干扰和整机的辐射干扰很难达到国家标准。（ 2 ）整机的音视频的性能指标达不到国家优等品标准。（3）由于整机具有ac 电源 10和 20 的稳压性能要求，主电源5v 稳压块的功耗很大，造成稳压块有过热现象，产生热噪声，纹波抑制能力下降，稳压器件过热影响整机可靠性；同时，由于散热器的加大，稳压块的分布电容变大，这是造成电源端注入干扰大的原因。针对上述问题，在电源变压器的前端加装电源滤波器，如图 15 ，这种电源滤波器具有良好抑制共模噪声和串模噪声的能力，来隔离外部和内部脉冲噪声的干扰。在电源端注入干扰测试时，在0. 530mhz 频率范围内，对大于 10 mhz 干扰脉冲噪声作用不大，这是由于 5v 电源稳压块、电源变压器和电源滤波器电感线圈的分布电容较大造成的。而对整机音视频性能指标和辐射干扰改善很小。通过加强 mpeg 板电源滤波去耦，多处加装滤波电容和多处加铜皮接地，同时适当加大5v 电源的散热器，测试结果性能基本达到标准要求，而多处加铜皮接地给生产和工艺带来困