组成原理附加习题

1、第一章1、有些计算机将一部分软件永远地存于ROM中，称为（ ） A、硬件 B、固件 C、软件 D、辅助存储器2、以下说法错误的是（ ）A、硬盘是外部设备 B、软件的功能与硬件的功能在逻辑上是等效的 C、硬件实现的功能一般比软件实现具有更高的执行速度 D、软件的功能不能用硬件取代3、冯诺依曼计算机工作方式的基本特点是（ ）A、采用存储程序原理 B、控制流驱动方式 C、按地址访问并顺序执行指令 D、存储器按内容选择地址4、下列描述中，正确的是（ ）A、控制器能理解、解释并执行所有的指令以及存储结果 B、所有的数据运算都在CPU的控制器中完成C、ALU可存放运算结果D、输入、输出装置以及外界的辅助存

2、储器称为外部设备5、完整的计算机系统应该包括（ ）A、运算器、存储器、控制器 B、外部设备和主机 C、主机和应用程序 D、主机、外部设备、配套的软件系统6、CPU中不包括（ ）A、操作译码器 B、指令寄存器 C、地址译码器 D、通用寄存器7、在计算机系统中，表明系统运行状态的部件是（ ）A、程序计数器 B、指令寄存器 C、程序状态字 D、累加寄存器8、指令寄存器的位数取决于（ ）A、存储器的容量 B、指令字长 C、机器字长 D、存储字长9、在下列部件中，CPU存取速度由慢到快的排列顺序正确的是（ ）A、外存、主存、Cache、寄存器 B、外存、主存、寄存器、Cache C、外存、Cache、寄

3、存器、主存 D、主存、Cache、寄存器、外存10、存放当前执行指令的寄存器是（ C ），存放欲执行指令地址的寄存器是（ A ）A、程序计数器 B、数据寄存器 C、指令寄存器 D、地址寄存器11、计算机硬件能够直接识别的语言是（ ）A、高级语言 B、自然语言 C、汇编语言 D、机器语言12、计算机执行最快的语言是（ ）。A、汇编语言 B、C语言 C、机器语言 D、Java语言13、只有当程序需要执行时，它才会去将源程序翻译成机器语言，而且一次只能读取、翻译并执行源程序中的一行语句，此程序称为（ ）。A、目标程序 B、编译程序 C、解释程序 D、汇编程序14、32位个人计算机中，一个字节由（ ）

4、位组成。A、4 B、8 C、16 D、3215、CPU中的译码器主要用于（ ）A、地址译码 B、指令译码 C、数据译码 D、控制信号译码16、计算机系统采用层次化结构组成系统，从最上层的最终用户到最底层的计算机硬件，其层次化构成为（ ）A、高级语言机器操作系统机器汇编语言机器传统机器微程序系统 B、高级语言机器操作系统机器传统机器汇编语言机器微程序系统 C、高级语言机器汇编语言机器操作系统机器传统机器微程序系统 D、高级语言机器汇编语言机器传统机器操作系统机器微程序系统第二章1、为了表示无符号十进制整数，下列哪些是合法的8421BCD码（ ）0111 10011101 01100000 110

5、01000 0101A、， B、， C、， D、，2、计算机中表示地址时，采用（ ）。A、原码 B、补码 C、移码 D、无符号数3、在整数定点机中，下列说法正确的是（ ）A、原码和反码不能表示-1，补码可以表示-1 B、3种机器数均可表示-1 C、原码和补码不能表示-1，反码可以表示-1 D、都不能表示-14、下列说法正确的是（ ）A、当机器数采用补码表示时，0有两种编码方式 B、当机器数采用原码表示时，0有两种编码方式 C、当机器数采用反码表示时，0有一种编码方式 D、无论机器数采用何种码表示，0都有两种编码方式5、假设机器字长为16位，用定点补码小数(一位符号位)表示时，一个字能表示的范围

6、是（）A、0(1-2-15) B、-(1-2-15)(1-2-15) C、-1 1 D、-1(1-2-15)6、某机器字长为8位，采用原码表示法（一位符号位），则机器数所能表示的范围是（ ）A、-127+127 B、-127+128 C、-127 +127 D、-128+1287、定点补码加法运算中，（ ）时表明运算结果必定发生了溢出。A、双符号位相同 B、双符号位不同 C、正负相加 D、两个负数相加8、X补=1.X1X2X3X4，当满足下列（ ）时，X>-1/2成立。A、X1必须为1，X2X4至少有一个为1 B、X1必须为1，X2X4任意C、X1必须为0，X2X4至少有一个为1 D、X

7、1必须为0，X2X4任意9、设X为整数，X补=1，X1X2X3X4X5，若要X<-16，X1X5应满足的条件是（ ）A、X2X5至少有一个为1 B、X1必须为1，X2X5至少有一个为1 C、X1必须为0，X2X5至少有一个为1 D、X1必须为0，X2X5任意10、假设有4个整数用8位补码分别表示，r1=FEH, r2=F2H, r3=90H, r4=F8H,若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（ ）A、r1×r2 B、r2×r3 C、r1×r4 D、r2×r411、假设寄存器的内容为00000000，若它等于-128，则该机

8、器采用了（ ）A、原码 B、补码 C、反码 D、移码12、在定点机中执行算术运算时会产生溢出，其根本原因是（ ）A、主存容量不够 B、运算结果无法表示 C、操作数地址过大 D、栈溢出13、当定点运算发生溢出时，应（ ）A、向左规格化 B、向右规格化 C、舍入处理 D、发出出错信息14、若浮点数用补码表示，则判断运算结果为规格化数的方法是（ ）A、阶符与数符相同，则为规格化数 B、小数点后第一位为1，则为规格化数 C、数符与小数点后第一位数字相异，则为规格化数 D、数符与小数点后第一位数字相同，则为规格化数 15、在浮点机中，判断原码规格化的形式的原则是（ ）A、尾数的符号位与第一数位不同 B、

9、尾数第一数位为1，数符任意 C、尾数的符号位与第一位相同 D、阶符与数符不同16、在浮点机中，（ ）是隐藏的。A、阶码 B、数符 C、尾数 D、基数17、关于浮点数在IEEE754标准中的规定，下列说法中错误的是（ ）浮点数可以表示正无穷大和负无穷大两个值如果需要，也允许使用非格式化的浮点数对任何形式的浮点数都要求使用隐藏位技术对32为浮点数的阶码采用了偏移值为127的移码表示，尾数用原码表示A、， B、， C、只有 D、，18、float型数据通常用IEEE754标准中的单精度浮点格式表示。如果编译器将float型变量X分配在一个32为浮点寄存器FR1中，且X=-8.25，则FR1的内容是（

10、 ）A、C104 0000H B、C242 0000H C、C184 0000H D、C1C2 0000H19、float类型（IEEE754单精度浮点数格式）能表示的最大正整数是（ ）A、2126-2103 B、2127-2104 C、2127-2103 D、2128-210420、算术逻辑单元(ALU)的功能一般包括（ ）A、算术运算 B、逻辑运算 C、算术运算和逻辑运算 D、加法运算21、加法器采用先行进位的根本目的是（ ）A、优化加法器的结构 B、快速传递进位信号 C、增强加法器的功能 D、以上都不是22、组成一个运算器需要多个部件，但下列所列（ ）不是组成运算器的部件。A、通用寄存器

11、组 B、数据总线 C、ALU D、地址寄存器23、串行运算器结构简单，其运算规律是（ ）A、由低位到高位先行进行进位运算 B、由低位到高位先行进行借位运算 C、由低位到高位逐位运算 D、由高位到低位逐位运算24、ALU属于（ ）A、时序电路 B、控制器 C、组合逻辑电路 D、寄存器第三章1、下述说法正确的是（ ）半导体RAM信息可读可写，且断电后仍能保持记忆动态RAM是易失性RAM，而静态RAM中的存储信息是不易失的半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的半导体RA是非易失性的RAMA、， B、只有 C、 D、全错2、半导体静态存储器（SRAM）的存储原理是（ ）A、依

12、靠双稳态电路 B、依靠定时刷新 C、依靠读后再生 D、信息不再变化3、下面描述错误的是（ ）A、随机存储器可随时存取信息，掉电后信息丢失 B、在访问随机存储器是，访问时间与单元的物理位置无关 C、主存储器中存储的信息均是不可改变的 D、随机存储器和只读存储器可以统一编址4、在对破坏性读出的存储器进行读写操作时，为维持原存信息不变，必须辅以的操作是（ ）A、刷新 B、再生 C、写保护 D、主存校验5、在CPU执行一段程序的过程中，Cache的存取次数为4600次，由主存完成的存取次数为400次。若Cache的存取时间为5ns，主存的存取时间为25ns，则CPU的平均访问时间为（ ）ns。A、5.

13、4 B、6.6 C、8.8 D、9.26、若主存读写时间为30ns，Cache的读写时间为3ns，平均读写时间为3.27ns，则Cache的命中率为（ ）。A、90% B、95% C、97% D、99%7、某SRAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应该是（ ）A、23 B、25 C、50 D、198、某机器的主存储器共32KB，由16片16K×1位（内部采用128×128存储阵列）的DRAM芯片构成。若采用集中式刷新方式，且刷新周期为2ms,那么所有存储单元刷新一遍需要（ ）个存储周期。A、128 B、256 C、1024 D、

14、163849、某机器字长为32位，存储容量64MB，若按字编址，它的寻址范围是（ ）A、8M B、16MB C、16M D、8MB10、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存取周期为400ns，下述说法正确的是（）A、在400ns内，存储器可向CPU提供27位二进制信息B、在100ns内，每个体可向CPU提供27位二进制信息C、在400ns内，存储器可向CPU提供28位二进制信息 D、在100ns内，每个体可向CPU提供28位二进制信息11、双端口存储器之所以能高速进行读写，是因为采用（ ）A、新型器件 B、流水技术 C、两套相互独立的读写电路 D、高速芯

15、片12、关于Cache的3中基本映射方式，下面叙述中错误的是（ ）A、Cache的地址映射有全相联、直接、多路组相联等3种基本映射方式 B、全相映射方式，即主存单元与Cache单元随意对应，线路过于复杂，成本太高 C、多路组相联映射是全相联映射和直接映射的一种折中方案，有利于提高命中率 D、直接映射是全相联映射和组相联映射的一种折中方案，有利于提高命中率13、主存按字节编址，地址从0A4000H到0CBFFFH，共有（ ）字节；若用存储容量为32K×8位的存储芯片构成该主存，至少需要（）片。A、80K，2 B、96K，2 C、160K，5 D、192K，514、一般来讲，直接映射常用

16、在（ ）A、小容量高速Cache B、大容量高速Cache C、小容量低速Cache D、大容量低速Cache 15、存储器采用部分译码法片选时，（ ）A、不需要地址译码器 B、不能充分利用存储器空间 C、会产生地址重叠 D、CPU的地址线全参与译码16、地址线A15A0(低)，若选取用16K×1位存储芯片构成64KB存储器，则应由地址码（）译码产生片选信号。A、A15、A14 B、A0、A1 C、A14、A13 D、A1、A217、如果一个存储单元被访问，那么可能这个存储单元会很快地被再次访问，这称为（ ）A、时间局部性 B、空间局部性 C、程序局部性 D、数据局部性18、为了解决

17、CPU与主存速度不匹配的问题，通常采用的方法是（ ）A、采用速度更快的主存 B、在CPU和主存之间插入少量的高速缓冲存储器 C、在CPU周期中插入等待周期 D、扩大主存的容量19、下面关于计算机Cache的论述中，正确的是（ ）A、Cache是一种介于主存和辅存之间的存储器，用于主存和辅存之间的缓冲存储B、如果访问Cache不命中，则用从内存中取到的字节代替Cache中最近访问过的字节C、Cache的命中率必须很高，一般要达到90%以上 D、Cache中的信息必须与主存中的信息时刻保持一致20、容量为64块的Cache采用组相联映射方式，字块大小为128个字，每4块为一组。如果主存为4K块，且

18、按字编址，那么主存地址和主存标记的位数分别是（ ）A、16，6 B、17，6 C、18，8 D、19，821、Cache用组相联映射，一块大小为128B，Cache共64块，4块分一组，主存有4096块，主存地址共需（ ）位。A、19 B、18 C、17 D、1622、关于LRU算法，以下论述正确的是（ ）A、LRU算法替换掉那些在Cache中驻留时间最长且未被引用的块B、LRU算法替换掉那些在Cache中驻留时间最短且未被引用的块C、LRU算法替换掉那些在Cache中驻留时间最长且仍在引用的块D、LRU算法替换掉那些在Cache中驻留时间最短且仍在引用的块第四章1、指令系统中采用不同寻址方式

19、的目的主要是（ ）A、可降低编程难度 B、可降低指令的译码难度 C、缩短指令字长，扩大寻址空间，提高编程灵活性 D、以上均不正确2、在CPU执行指令的过程中，指令的地址由（ A ）给出，操作数的地址由（D ）给出。A、程序计数器（PC） B、操作系统 C、指令的操作码字段 D、指令的地址码字段3、下述关于零地址指令的说法正确的是（ ）A、零地址指令是不需要操作数的指令 B、零地址指令需要操作数，其操作数通过隐含寻址得到 C、有的零地址指令不需要操作数，有的零地址指令需要并使用隐含寻址得到操作数 D、以上说法都不正确4、一地址指令中，为完成两个数的算术运算，除地址译码指明的一个操作数外，另一个数

20、常采用（ ）A、直接寻址方式 B、立即寻址方式 C、隐含寻址方式 D、以上都有可能5、某指令系统有200条指令，对操作码采用固定长度二进制编码是，最少需要用（ ）位。A、4 B、8 C、16 D、326、某机器字长为32位，存储器按半字编址，每取出一条指令后PC的值自动加2，说明其指令长度是（ ）A、16位 B、32位 C、128位 D、256位7、某机器采用16位单字长指令，采用定长操作码，地址码为5位，现已定义60条二地址指令，那么单地址指令最多有（ ）条。A、4 B、32 C、128 D、256 8、指令寻址的基本方式有两种，一种是顺序寻址方式，其指令地址由（ B ）给出，有一种是跳跃寻

21、址方式，其指令地址由（ D ）给出。A、指令寄存器 B、程序计数器 C、累加器 D、指令本身9、有效地址是指（ ）A、操作数的真实地址 B、指令地址码字段给出的地址 C、程序计数器（PC）给出的地址 D、指令本身10、直接寻址的无条件转移指令的功能是将指令中的地址码送入（ ）A、程序计数器（PC） B、累加器（ACC） C、指令寄存器（IR） D、地址寄存器（MAR）11、下列不属于程序控制指令的是（ ）A、无条件转移指令 B、条件转移指令 C、中断隐指令 D、循环指令12、执行操作的数据不可能来自（ ）A、寄存器 B、指令本身 C、控制存储器 D、存储器13、寄存器间接寻址方式中，操作数在（

22、 ）中。A、通用寄存器 B、堆栈 C、主存单元 D、指令本身14、在指令的相对寻址方式中，其相对的基准地址是（ ）A、基址寄存器 B、变址寄存器 C、堆栈指示器 D、程序计数器15、设变址寄存器为X，形式地址为D，某机器具有先变址再间址的寻址方式，则这种寻址方式的有效地址为（ ）A、EA=(X) +D B、EA=(X) +(D) C、EA=X+D D、EA=(X) +D)16、直接、间接、立即3种寻址方式指令的执行速度，由快至慢的排序是（ ）A、直接、间接、立即 B、直接、立即、间接C、立即、直接、间接 D、立即、间接、直接17、在下列寻址中，（ ）寻址方式需要先运算，再访问主存。A、立即 B

23、、变址 C、间接 D、直接18、下列不同类型的指令中，执行时间最长的是（ ）指令。A、RR型 B、SS型 C、RS型 D、不能确定，需要由指令格式来决定19、（C）对于程序浮动提供了较好的支持，（ B ）便于处理数组问题，（D）有利于编制循环程序。A、间接寻址 B、变址寻址 C、相对寻址 D、寄存器间接寻址20、下列关于CISC/RISC的叙述中，错误的是（ ）A、RISC机器指令比CISC机器指令简单 B、RISC中通用寄存器比CISC多 C、RISC中的寻址方式比CISC少 D、CISC比RISC机器可以更好地支持高级语言29、RISC思想主要基于的是（ ）A、减少指令的平均执行周期 B、

24、减少指令的复杂程度 C、减少硬件的复杂程度 D、便于编译器编写第五章1、下列部件不属于控制部件的是（ ）A、指令寄存器 B、操作控制器 C、程序计数器 D、状态条件寄存器2、下列部件不属于执行部件的是（ ）A、控制器 B、存储器 C、运算器 D、外部设备3、指令寄存器中寄存的是（ ）A、下一条要执行的指令 B、已执行完了的指令 C、正在执行的指令 D、要转移的指令4、在CPU的组成结构中，不需要（ ）A、指令寄存器 B、数据寄存器 C、地址译码器 D、地址寄存器5、在取指令操作结束后，程序计数器中存放的是（ ）A、当前指令的地址 B、程序中指令的数量 C、下一条指令的地址 D、已执行指令的计数

25、值6、指令译码器进行译码的是（ ）A、整条指令 B、指令的操作码字段 C、指令的地址 D、指令的操作数字段7、下列说法正确的是（ ）A、采用微程序控制器是为了提高速度 B、控制存储器采用高速RAM电路组成C、微指令计数器觉得指令的执行顺序 D、一条微指令放在控制存储器的一个单元中8、从一条指令的启动到下一条指令启动的时间间隔称为（ ）A、时钟周期 B、机器周期 C、节拍 D、指令周期9、（ ）不是常用三级时序系统中的一级。A、指令周期 B、机器周期 C、节拍 D、定时脉冲10、下列说法中，正确的是（ ）A、加法指令的执行周期一定要访存 B、加法指令的执行周期一定不要访存C、指令的地址码给出存储

26、器地址的加法指令，在执行周期一定要访存D、指令的地址码给出存储器地址的加法指令，在执行周期一定不需要访存11、同步控制是（ ）A、只适用于CPU控制的方式 B、由统一时序信号控制的方式 C、所有指令执行时间都相同的方式 D、不强调统一时序信号控制的方式12、采用同步控制的目的是（ ）A、提高执行速度 B、简化控制时序 C、满足不同操作对时间安排的需要 D、满足不同设备对时间安排的需要13、下列说法中正确的是（ ）A、微程序控制方式与硬布线控制方式相比较，前者可以使指令的执行速度更快 B、若采用微程序控制方式，则可用uPC取代PC C、控制存储器可以用掩膜ROM，EPROM或闪速存储器实现 D、

27、指令周期也称为CPU周期14、微程序控制器中，机器指令与微指令的关系是（ ）A、一条机器指令由一条微指令来执行 B、一条机器指令由一段用微指令编成的微程序来解释执行 C、一段机器指令组成的程序可由一个微程序来执行 D、每一条微指令由一条机器指令来解释执行15、下列不属于微指令结构设计所追求的目标是（ ）A、提高微程序的执行速度 B、提高微程序设计的灵活性 C、缩短微指令的长度 D、增大控制存储器的容量16、微程序控制器的速度比硬布线控制器慢，主要是因为（ ）A、增加了从磁盘存储器读取微指令的时间 B、增加了从主存储器读取微指令的时间 C、增加了从指令寄存器读取指令的时间 D、增加了从控制存储器

28、读取微指令的时间17、微指令大体可分为两类：水平型微指令和垂直型微指令。在下列几项中，不符合水平型微指令特点的是（ ）A、执行速度快 B、并行度较低 C、更多地体现了控制器的硬件细节 D、微指令长度较长18、微指令操作控制字段的每一位代表个控制信号，这种微程序的控制方式叫做（ ）A、字段直接编码 B、字段间接编码 C、混合编码 D、直接编码19、关于微指令操作控制字段的编码方法，下面叙述正确的是（ ）A、直接编码，字段间接编码法和字段直接编码法都不影响微指令的长度 B、一般情况下，直接编码的微指令位数最多 C、一般情况下，字段间接编码法的微指令位数最多 D、一般情况下，字段直接编码法的微指令位

29、数最多20、组合逻辑控制器和微程序控制器的主要区别在于（ ）A、ALU结构不同 B、数据通路不同 C、CPU寄存器组织不同D、微操作信号发生器的构成方法不同21、关于超标量流水技术，下列说法正确的是（ ）A、缩短原来流水线的处理器周期 B、在每个时钟周期内同时并发多条指令C、把多条能并行操作的指令组合成一条具有多个操作码字段的指令D、以上都不对22、相对于微程序控制器，硬布线控制器的特点是（ ）A、指令执行速度慢，指令功能的修改和扩展容易B、指令执行速度慢，指令功能的修改和扩展难C、指令执行速度快，指令功能的修改和扩展容易 D、指令执行速度快，指令功能的修改和扩展难23、某计算机的指令流水线由

30、4个功能段组成，指令流各功能段的时间（忽略各功能段之间的缓冲时间）分别为90ns，80ns，70ns和60ns，则该计算机的CPU时钟周期至少是（ ）。A、90ns B、80ns C、70ns D、60ns24、下列不会引起指令流水阻塞的是（ ）A、数据旁路 B、数据相关 C、条件转移 D、资源冲突第六章1、总线中地址线的作用是（ ）A、仅仅用于选择存储器的某一单元 B、仅仅用于选择I/O设备接口地址 C、用于选择存储器的某一单元和 I/O设备接口地址 D、以上均不正确2、总线复用可以（ ）A、提高总线的传输带宽 B、增加总线的功能C、减少总线中信号线的数量 D、提高总线的负载能力3、总线宽度

31、与下列（ ）有关A、控制线根数 B、数据线根数 C、地址线根数 D、以上都不对4、系统总线中的数据线、地址线、控制线是根据（ ）来划分的。A、总线所处的位置 B、总线的传输方向C、总线传输的内容 D、总线的材料5、总线的仲裁可采用两种不同的方式，它们分别是（ ）A、集中式和分布式 B、同步式和异步式 C、动态式和静态式 D、以上都不对6、在集中式总线仲裁方式中，响应时间最快的是（ ）A、链式查询 B、计数器定时查询 C、独立请求 D、分组链式查询7、在计数器定时查询方式下，正确的描述是（ ）A、总线设备的优先级可变 B、越靠近控制器的设备，优先级越高 C、各设备的优先级相等 D、对硬件电路故障敏感8、为了对n各设备使用总线的请求进行仲裁，如果使用独立请求方式，则需要（ ）根控制线。A、n B、log2n+2 C、2n D、39、在链式查询方式下，若有N个设备，则（ ）A、只需一条总线请求线 B、需要N条总线请求先 C、视情况而定，可能一条，可能N条 D、以上说法都不对10、总线的通信控制主要解决（ ）问题。A、由哪个设备占用总线 B、通信双方如何获知传输开