CAD-八位全加器_第1页
CAD-八位全加器_第2页
CAD-八位全加器_第3页
CAD-八位全加器_第4页
CAD-八位全加器_第5页
已阅读5页，还剩6页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、深圳大学考试答题纸(以论文、报告等形式考核专用)二 一五 二 一六 学年度第 2 学期课程编号1600720001课程名称集成电路CAD主讲教师评分学 号姓名专业年级大三微电子科学与工程01教师评语：题目：八位全加器电路及版图设计一 实验目的利用Cadence软件绘制一位全加器原理图、版图棍棒图、版图，并绘制symbol图，绘制出八位全加器原理图、版图和symbol图，版图需要满足N管统一尺寸W=240nm，P管统一尺寸W=720nm，并通过0.18um工艺的DRC，LVS验证。二. 设计思路：一个8位全加器可以由8个1位全加器构成，加法器间的进位可以串行方式实现。即将低位加法器的进位输出co

2、ut与其相邻的高位加法器的最低进位输入信号cin相接。所以需要先做出一个一位全加器。 三电路设计与验证一位全加器由两个异或门与三个而输入与非门构成。1. 二输入与非门电路设计真值表以及逻辑表达式如下：双端口A.B输入，经过与非计算输出到Y。电路图如下:电路版图以及测试结果:2. 异或门电路设计逻辑表达式以及真值表:由A,B两个输入口输入，经过异或运算后输出Y。电路图电路波形仿真结论:与真值表比照结果无误，电路设计正确。异或门版图3.一位全加器电路设计逻辑表达式与真值表电路图波形仿真结论:与波形表对照无误，电路正确。电路版图3. 八位全加器部分电路设计最大延迟：波形仿真:版图设计:尺寸为31.96x53.51=1610.18电路DRC测试电路LVS测试结果四实验总结这次实践，使我熟悉了cadence软件icfb的使用和集成电路前端设计的整体流程。第一次画八位全加器，调用了之前的nand2模块再自己去图书馆查找资料画出了异或门，结合起来画出了一位全加器最后串联形成八位全加器。由于没有经验，管子排列相当凌乱，面积比较大，布线杂乱无章，错误也频出。逐一排除诸多错误后，再慢慢优化版图尺寸，得到了如上面所见的最终结果，功能仿真也比较好。完成这次设计，花费的时间挺多的，经常在实验室一画就是一天，遇到了很多问题，也请教了老师和好多同学。由于第一次做这样门级的电路还是有很多不完

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论