武汉大学电气2016年数电期中试卷

1、数字电子技术基础期中试卷学号 姓名 院（系） 分数 一、填空题，每空1分 (共20分)1. 单稳态触发器属于波形的(变换)电路，石英晶体振荡器属于波形的(产生)电路。2. 12位d/a转换器的分辨率为( 0.244*10-3 )。3. 64k×16的只读存储器，其寻址地址线数目是(16)根，字长是(16)位，字数是(65536)， 总容量是(1024kb)。4. 若单个触发器的延时为8ns，则异步13进制二进制加计数器的输入时钟脉冲的频率最高为(31.25)mhz。5. 有一数码10010011，作为自然二进制数时，它相当于十进制数(147)；作为8421bcd码时，它相当于十进制数

2、(93)。6. 采用总线结构分时传输数据时，应选用输出具有(高阻)态的门电路，例如(三态)门、(传输)门、(od)门。7. 5位环形和扭环形计数器，若初态均为10110(低位在左)，则26个cp后环形计数器的并行输出为(01011)，扭环计数器的并行输出为(00100)。8. a/d转换器的工作过程主要包括(采样)、(保持)、(量化) 和(编码)。  二、单项选择填空，每空2分 (共16分)1. 有一个4位的d/a转换器，设它的满刻度输出电压为10v，当输入数字量为1101时，输出电压为( a )。 a 8.125v   &

3、#160;  b.4v      c. 6.25v      d.9.3752. jk触发器若j=k，则可实现( a )触发器的功能；若j=，则可实现( b )触发器的功能。at     b. d      c. rs      d. t3、逻辑函数且bc=0的卡诺图中

4、，最小项和无关项个数分别为(b)个。a4, 2 b3, 2 c3, 3 d2, 44、逻辑函数表示法中具有唯一性的是( c )。 a表达式 b逻辑图 c真值表 d卡诺图5、已知题2.5图中的门电路是74系列的ttl门电路，则电路的输出电平是( b )。a高电平 b高阻 c低电平 d无法判断6、用4片4k×16的ram构成4k×16的存储器，扩展后地址空间第二高的一片4k×16的ram的寻址范围是( b )。a1000h-1fffh b2000h-2fffh  c3000h-3fffh  d4000h-4fffh第1 页 共3页 题2.5图 题2

5、.7图7、某电路输入ui和输出uo波形如题2.7图所示，该电路可判断为( d )。a施密特触发器 b多谐振荡器 cd触发器 d单稳态触发器三、函数化简题， 每小题5分(共10分)1、代数法化简 2、卡诺图法化简 ，约束条件为ab+cd=0。四、 分析简答题 (共18分)1、分析题4.1图所示用双四选一数据选择器构成电路的逻辑功能。 (6分) 2、题4.2图中为用ttl电路驱动cmos电路的实例，试计算上拉电阻的取值范围，ttl与非门在vol0.2v时最大输出电流为10ma，输出管截止时有100a电流，cmos门输入电流可忽略，要求加到cmos或非门的电压vih4.2v，vil0.2v,电源电压

6、为5v。 (6分) 题4.1图 题4.2图第2 页 共 3页3、试分析题4.3图所示电路的逻辑功能，做出在连续8个cp作用下的各触发器输出端波形，设初态均为0。 (6分)题4.3图 1、全加器；2、0.48k 8k；3、三位同步二进制减计数器； 五、分析设计题 (共36分)1、有一列自动控制的地铁电气列车，在所有的门都已关上和下一段路轨已空出的条件下才能离开站台。但是如果发生关门故障，则在开着门的情况下，车子可以通过手动操作开动，但仍要求下一段空出路轨。试用74151设计一个指示电气列车开动的逻辑电路。(10分) 2、试用全同步集成二进制加法计数器74hc163两块，设计一个200分频电路。(10分)3、试用两片中规模通用集成电路555设计带延时的声音报警电路。当出现告警信号后