既然百尺竿头,势必再跨一步

1、既然百尺竿头 ,势必再跨一步正如你所知道的，在计算机硬件技术发展史上， CPU 与 内存间的竞速之争由来已久。人们也在不停地试图通过不同 的中间技术（CPU三级缓存、FB-DIMM）来缓解这对老搭档的小 矛盾。可惜，事与愿违，在过去的几年间，处理器速度仍不 知疲倦地一路飙升，特别是随着多核CPU技术的迅速普及，内存瓶颈问题再次成为人们关注的焦点，而今天DDR3的重装上阵也就水到渠成了。尽管从上世纪80年代的EDO到90年代中期的SDR再 到2000年兴起的 DDR,直到今天如日中天的 DDR2,内存技 术发展的脚步始终也在努力地与时俱进，而且更新换代的周 期也在以几乎对折式的速度缩短，但要想跟

2、上CPU摩尔定律 式的发展轨迹，还是显得有些力不从心。虽说期间 Rambus 也曾以串行技术 （包括 RDRAM、 XDR 12）为我们带来了晚期 不同的内存设计思路，并曾受到部分技术主导厂商的力捧， 但终因一些市场方面的客观因素，还是成就了 DDR内存架构的王朝。势在必行：DDR3市场布局 作为DDR技术规范的掌门人，IEDEC为DDR内存发展制定了完整的市场规划。从三星半导体公布的DDR内存Roadmap中我们发现，DDR2本应是个只有2年寿命的过渡 产品，真正的继任者， 应该是从 2005 年末即导入市场的 DDR3， 其起步频率为1066MHz，双通道（128位）的总带宽为17GB/

3、S,上摸高1600MHz、25.6GB/s甚至更高。而其下一位接班 人DDR4则至少要等到2014年才会夺权。不过，鉴于周边没备等一些市场因素制约，DDR3的脚步并没有预期的那么快。尽管三星等内存核心技术厂商早在 2005年就已经公示了 DDR3样品，而上士 IEDEC也没有再批 准800MHz以上的DDR2内存规格。但随着处理器带宽的不 断拉升，工作在1066MHz频率下的DDR2纷纷登场，甚至连 1266MHz的DDR2也横空出世，这也在一定程度上缓解了人 们对DDR3的渴求。当然，这些“超标”的高频 DDR2内存，由于核心物理 频率已经达到、甚至超过了 266MHz，因而实际生产良品率、

4、 稳定性、功耗控制等问题也都随即突现出来。更重要的是，人们已逐渐看到了DDR2的大限。按照目前的制造工艺，再想批量精选出核心频率可达到 333MHz 的 DDR21333MHz 的极品内存颗粒显然也不太现实（这一观点在我们对近期推出的 DDR2-1066内存的超频空间测试中也得 到了印证）。因此，平趟1333MHz、直冲1666MHz、勇创1600MHz,挑战2000MHz的大业，自然要靠 DDR3来完成了故伎重施：DDR3核心技术诚然，与从2004年开始导入的第二代 DRR内存技术 （DDR2相比，即将到来的 DDR3技术在核心设计思路上并没 有太多本质上的变化，依旧是通过DDR技术利用时钟

5、脉冲上 下沿同时传输数据的设计精髓，配合扩展的并行预取位来实 现内存数据带宽的倍增的效果， 即将原来DDR2的4位预取， 再次翻倍扩为 8 位预取，从而实现理论总带宽翻倍的效果。DDR是在SDRAM内存的基础上，通过在内存时钟上下 沿同时触发数据传输操作来确保每个时钟周期可以实现 2位 数据（预取）读取的需要，但实质上其内存核心和1/ O总线的工作频率仍维持在 100200MHz,和当年 SDRAM的PC-100 /133处于同一水平。而 DDR2则是在此基础上，进一步将 I /O总线的工作频率提升了一倍，以便实现每个时钟周期可 以读取4位数据，即所谓4位预取。以此类推，DDR3的8 位预取技

6、术，自然可以令其总带宽再度翻倍。因此，同样是工作在100MHz的内存核心频率下，SDRAM的数据传输带宽只有 100Mbps , DDR可以实现200Mbps传输、DDR2为400Mbps，而DDR3则能够达到 800Mbps的理论带以小见大： DDR3 细节变革不过，你也不要就此小瞧 DDR3 的技术含量。相反，在 某种程度上来说，DDR3在内部结构上的变革更具历史意义。 仔细翻查DDR3的技术规范文档后，我们发现了很多对未来 大幅优化内存带宽极有帮助的技术细节变化。更高的外部数据传输率和更低工作电压无疑是DDR3最大的卖点，其最高1600MHz（并有望出台 DDR32000MHZ标准） 的

7、等效外频（单通道带宽可达12.8GB/s16GB/s）和1.5V的 核心电压，都远比目前超标规格的 DDR2 1066更具优势。而 在同样带宽模式下， 其理论功耗则降低约 30， 这对未来高 性能、高密度计算也将大有帮助。此外，按照IEDEC的规划，DDR3在Bank数上将支持 8 或Chop 4,因此最大内存颗粒密度可达 8Gb,整条内存最大 可支持到 32GB。有关DDR3采用更先进的工艺制程、 增加强制重置（Reset, 方便内容更快速地统一响应新数据 ）、改善数据信噪质量的数 据/命令与地址双参考电压 （VREF设计等一些明显的技术细 节改进,其实大家在前期已经讨论过很多,这里就不再浪

8、费 版面了。今天我们只想在此强调 2个并未被太多提及却又非 常重要的架构性的改变， 它们才是可能会给 DDR家族未来发展带来深远影响的新设计Fly-by拓扑结构：相比 DDR/ DDR2内存条 濮组)所使用 的T-branch物理层(PHY拓扑结构，DDR3全新Fly-by拓扑设 计拥有更好的信号完整性。如原理示意图所示， Fly-by 结构 将内存控制器顺序地连接到每个内存芯片上，并将以往单纯 的机械电路平衡信号机制转变为由控制其来协调的自动信 号时序调整/电子校正的机制，配合板载的本地信号端结器 (ODT),最终大幅减少了信号分支 (stubs)和支线长度(stub lengths)，降低

9、了整体信号传输线路的复杂度。这样的物理层结构，显然更有利于高频率的数据传输，为今后 1600MHz 乃至2000MHz以上的DDR3内存的量产敞开了大门。当然，这种结构也更容易造成每个 DRAM 芯片上的 CK 和DQs工作时序不匹配，导致tDQSS规范难以维持，因此内 存控制器对每个内存芯片时序的匹配控制则成为关键。读写校准分离：这是 DDR3另一项底层(PHY结构的重大 变革。由于 T-branch 结构中每个 DRAM 芯 H 的顺序位置直接 影响PHY层信号输出延迟，因此需要 DDR3控制器提供更好 的延迟补偿， 这也就导致了读写校准分离技术的引入。 DDR3 在读写校准方面使用了不同

10、的技术。在写入校准方而，DDR3主要依靠DQS上的一个可编程 的延迟控制单元来实现精确补偿，也就是所谓附加偏移延迟。 这个复杂的过程现在完全交由控制器自动完成，将会大幅降低主板的布线难度 (换句话， DDR3 受主板设计影响将更小 )。 而在凄校准方而， DDR3 则引入了 Multi-PurposeRegister(MPR,多用寄存器)来指控fly-by的读周期。内存控 静制器可以利用特殊的命令给MPR装载预制的数据，以校准系统叫序。这就可以确保内存控制器以任何适当的附加延迟 来校准数据读入端的叫序。通过这样的读写分离校准技术，DDR3就能够更加准确地完成高达16002000MHz的外部数据

11、率传输了。测试为实：首轮DDR3实践作为即将影响整个电脑产业的一项重要的趋势性技术，DDR3的确从技术层面为我们展不了一个高带宽的未来。但 是我们还是讲究眼见为实，实测为真的道理。那么下面咱们 还是来看看最早上市的 DDR3产品的真实表现如何吧！测试平台我们自然也使用了现实中业界标准的DDR3测试平台 ASUS PSK3-Deluxe搭配处理器为 Intel Core 2 ExtremeQX6700(4 核 Kentsfield)Core 2 DuoE6700(2 核 Conroe)。 测试样条包括 Kingston Hyper DDR3 KHX11000D31IK2 2G(1375MHz,

12、2GB套装)和 Wintec PC3. 8500/ 512MB(1066MHz)。和早期DDR2相似，DDR3在低频下也很难显现性能优势。因此 DDR3-1066MH z使用 Core 2 DuoE6700 (26G II ZFSB266MHz在默认状态(7-7-7-20)下，其Everest内存频宽测 试成绩也仅为读 8019MBZs,写6073MB/s、复制6493MBZs,延迟63.4ns基本与同频的DDR2相当。不过它的超频潜 能则显然有所增强，可以在不提升电压的状态下，轻松跑到DDR3-1-222MHz(CPU FSB 351MHz 主频 313158.6MHz),止匕时 的实测成绩

13、也随之升到读 8183MB /S、写6385MB/S，复制 6780MB/s,延迟 62ns,全面胜出 DDR2。Kingston 的 Hyper 一直都喜欢我行我素,以DDR3-1375MHZ的非标频率，实现了 11GB/s的数据特宽。 测试中，由SPD设置问题，系统依然会将其默认识为PC3-8500(即 DDR3-1066MHz),这和上期我们测试的 KingstonKHX7200D2K2/2G如出一辙。经查它实际使用的是尔必达 (ELPIDA)型号为 153088ASE-AC-E规格为 DDR3- 1066(6-6-6), 经过 Kingston 的封装和加压测试,令其可以轻松达到 13

14、75MHz 的超高频率。实测中,我们为其搭配了性能更强的 Cole 2 ExtremeQX6700 (3339MHz/ FSB333MHZ处理器。在标准的 1333MHz(7-7-7-20)频率下，Everesti测试成绩分别达到了读 8879MB/s，写 6057MB/s、复制 6836MB/s，延迟 57.2ns, 数据读取和文件复制的比能都轻松甩开了DDR2。这里我们也发现其写入速度并没有读取速度那样取得明显优势,这或许也从一个侧面反映了 DDR3 读写校准分离技术可能导致读 写性能表现差异的问题。不过如前所述，由于写校准的延遄 控制单元是可编程的，因此我们猜想，其性能仍有优化的空 间(

15、毕竟我们测试的都还是早期厂家提供的工程样条嘛!)。而当我们将内存外频调到官方指定的 1375MHz(CPU 3450MHz/ FSB345MHz)其Everest读写性能则分别提升到 了 8796/6256MHz DDR 3-1400MHz(9-9-9-23)是这次测试在 17V 官方指定电压下超到的一个峰值 (超频受制因素很多， 如 提高内存电压、最高可超到1500MHz，因此本超频峰值仅供参考)，此时其读写复制成绩则也飙到了873163757111MB/s,延迟丛为60.7ns，这几乎是 DDR2无法企业的 高度了。而请注意，这里所使用的内存颗粒还只是DDR3-1066(6-6-6)的，足见其高频适应能力远非DDR2可比。看来，在DDR2逐渐走到极致的今天，拥有更好带宽、 容量和功耗潜力的 DDR3平顺接班已是水到渠成的事儿。这 里我们不想再像当年 DDR2抢班夺权时那样，去纠缠同频 DDR3实测性能为什么还不如 DDR2这样的无聊问题，实测也