存储器数据的软误差率问题

1、存储器数据的软误差率 (SER)问题软误差率 (SER)问题是于上个世纪 70 年代后期作为一项存储器数据课题而受到 人们的广泛关注的，当时 DRAM开始呈现出随机故障的征兆。随着工艺几何尺寸 的不断缩小，引起失调所需的临界电荷的减少速度要比存储单元中的电荷聚集 区的减小速度快得多。这意味着：当采用诸如 90nm这样的较小工艺几何尺寸 时，软误差是一个更加值得关注的问题，并需要采取进一步的措施来确保软误 差率被维持在一个可以接受的水平上。 SER的倾向和含意工艺尺寸的压缩软误差率 (SER) 问题是于上个世纪 70 年代后期作为一项存储器数据课题而受到 人们的广泛关注的，当时 DRAM开始呈现

2、出随机故障的征兆。随着工艺几何尺寸 的不断缩小，引起失调所需的临界电荷的减少速度要比存储单元中的电荷聚集 区的减小速度快得多。这意味着： 当采用诸如 90nm这样的较小工艺几何尺寸 时，软误差是一个更加值得关注的问题，并需要采取进一步的措施来确保软误 差率被维持在一个可以接受的水平上。SER的倾向和含意工艺尺寸的压缩已经是实现行业生存的主要工具，而且对增加密度、改善性能 和降低成本起着重要的推动作用。随着器件加工工艺向深亚微米门信号宽度 (0.25mm 90nm?)迈进，存储器产品的单元尺寸继续缩小，从而导致电压越来 越低(5V3.3V1.8V)以及存储单元内部 电容的减小 ( 10fF 5f

3、F ) 。由 于电容的减小，存储器件中的临界电荷量 ( 一个存储单元用于保存数据所需的最 小电荷量 ) 继续缩小，因而使得它们对 SER的自然抵御能力下降。这反过来又意 味着能量低得多的 a 粒子或宇宙射线都有可能对存储单元形成干扰。系统级的含意和重要性 软误差是以 FIT 来衡量的。 FIT 率只不过是 10 亿个器件操作小时中所出现的故 障数。 1000 FIT 对应于一个约 144年的 MTTF(平均无故障时间 ) 。为了对软误差 的重要性有所了解，我们不妨来看一下它们在典型存储应用中所具有的潜在影 响的一些实例。比如，一部采用了一个软误差率为 1000 FIT/Mbit 的 4Mbit

4、 低 功率存储器的蜂窝电话将很可能每 28 年出现一次软误差。而一个采用了软误差 率为 600 FIT/Mbit 的 100Gbits 同步 SRAM的标准高端路由器则有可能每 17 个 小时出现一次错误。此外，软误差之所以重要还在于目前其 FIT 率是硬可靠性 故障的典型 FIT 率的 10 倍以上。显然，对于蜂窝电话而言软误差并无大碍，但 那些采用大量存储器的系统则有可能受到严重影响。SER的根源现在，您对软误差已经有了一个总的概念，下面对这些引发软误差的不同根源 的机理逐个做一下简单的探讨。&alpha ; 粒子的影响 半导体器件封装所采用的压模化合物中有可能含有诸如 Th232

5、 和 U238等杂 质，这些物质往往会随着时间的推移发生衰变。这些杂质会释放出能量范围为 2"9MeV（百万电子伏特）的 粒子。在硅材料中，形成电子空穴对所需的能量为 3.6eV。这就意味着 粒子有可能生成约 106 个电子空穴对。耗尽区中的电场 将导致电荷漂移，从而使晶体管承受 电流扰动。如果电荷转移量在 0 或 1 的状 态下超过了存储于存储单元中的临界电荷量 （QCRIT），则存储数据会发生翻转。宇宙射线的影响 高能量的宇宙射线和太阳粒子会与高空大气层起反应。当发生这种情况时，将 产生高能量的质子和中子。中子尤其难对付，因为它们能够渗透到大多数人造 结构中（例如，中子能够轻易地

6、穿透 5 英尺厚的混凝土 ） 。这种影响的强度会随 着所处的纬度和海拔高度的不同而变化。在伦敦，该影响要比在赤道地区严重 1.2 倍。在丹佛，由于其地处高海拔，因此这种影响要比地处海平面的旧金山 强三倍。而在飞机上，这种影响将是地面上的 100"800 倍。高能量中子的能量范围为 10"800MeV，而且，由于它们不带电荷，所以与硅材 料的反应不同于 粒子。事实上，中子必须轰击硅原子核才会引起软误差。这 种碰撞有可能产生 粒子及其他质量较重的离子，从而生成电子空穴对，但这 种电子空穴所具有的能量比来自压模化合物的典型 粒子所具有的能量高。热中子的影响热中子有可能是导致软故障

7、的一个主要根源，它们所具有的能量一般非常低 （ 约 25meV）。这些低能量中子很容易被大量存在于 BPSG硼（ 磷硅酸盐玻璃 ） 电介质层 当中的 B10 同位素所俘获。俘获中子将导致一个产生裂变的锂、一个 粒子和一根 射线。热中子只在存在 BPSG的情况下才是一项问题。所以热中子对 SER的这一影响可以通过彻底放弃使用 B10来抵消。表 1 为产生软误差根源的 比较。测量技术测量器件对软误差的敏感度有 多种 方法。一种方法是加速测量，另一种方法涉 及系统级测量。测试地点所处的地理位置对于最终获得的数据有着很大的影 响。为了最大限度地减小不同公司之间的测量数据差异，并在不同的产品售主 之间维

8、持一个公共的基准点，业界采取的标准是让所有的售主公布其调整至纽 约市/ 海平面这一地理位置的 SER FIT率。加速 SER数据测量有两种方法： 粒子加速测试和宇宙射线加速测试。器件对 粒子的敏感性可通过在去封头芯片上布设一个钍或铀离子源，并测量某一特 定时间内的总失调数以及推断 Fit/Mbits 的方法来测定。上述的两种加速数据测量法是对 FIT 率的一个合理的近似，但往往夸大了实际 的故障率。加速数据可被用作计算一个系统 SER测量所需总时间的良好近似。另一方面，系统 SER测量需要在电路板上布设数以千计的器件，并对系统进行 连续监控，以测量所产生的失调的总数。系统 SER是 粒子和宇宙

9、射线 SER的 累积，而且，该数据在很大程度上取决于系统所处的地理位置。消除一个系统 中的 粒子 -宇宙射线影响的良策之一是在把系统置于数米深的地下 （此时宇宙 射线的影响可以忽略 ）的情况下进行数据测量，并随后在高海拔上 （此时 粒子 的影响完全可以忽略不计 ） 对系统实施监控。（ 而不是器件 ） 的层系统软误差率测量成本相当昂贵，常常由存储器售主从技术面上来进行，旨在缩减成本。抑制 SER降低 SER的方法分为几类，包括工艺变更 （埋层、三层阱等 ） 、电路强化 （阻性反 馈、在存储节点上设置较高的电容、较高的驱动电压等 ） 、设计强化 （ 冗余等）和 系统级变更。系统级对策在系统级上，可

10、根据读操作来进行误差检测和 校正，并通过使 SRAM的延迟 （等 待时间）略有增加的方法来抑制 SRAM的 SER上升。这样可对数据进行一位误差 校正并报告多位误差。还可以借助系统和存储器架构设计来实现某些改进。存 储器拓扑位图可以按照使一个实际的多位事件在一个字节中导致一个多位或一 位误差的方式来构成。 ECC在校正一位误差方面是非常有效的，但采用它同时 也意味着芯片面积将至少增加 20%。器件工艺 / 封装级对策从器件设计的角度来看，抑制 SER并增强器件对 SER的抵御能力的途径之一是 增加存储单元中所存储的临界电荷量。人们注意到， PMOS门限电压可减少存储 单元的恢复时间，这间接起到了提高 SER抵御能力的作用。另外，在发生软误 差期间所产生的电荷可利用埋入式结点 （三层阱架构 ） 来驱散，以增加远离放射 性区的再结合。这将生成一个与 NMOS耗尽层方向相反的电场，并强制电荷进入 衬底。然而，这种三层阱架构只是在辐射发生于 NMOS区域中的时候才能起到一 定的补救作用。结语随着加工工艺尺寸的日益缩小，“软”误差对存储器件的影响已经从原先的 “