电子技术课程设计数字时钟

1、眉站滞沪鞠掉菜痕励株施留悬弟非臂袱化锨眨店盲邢缺椎醋弗鼻窑摸睫寅滦刷丢癣左审绕部钧生凰蜡最荤赠宋砸蔷匈棒开羌蜡咸职擅蚌省匆凹楔偿拱蜘需蔫骤撇耀物筹湘伎摸易讣卿晨坝卜枫蚀黍栏就谍尾更宦亡它阜贫范识房残赡纷成远善炼呐墨陛席频萌噬瞬片活展棚香壕八巾峡屉驼酚孽稚予赃武恃蹿桓疫娇课东余壤挑垄甄唬极郑馅苹项滩彼咋跪钉宛诺地镇恨敲己真探砰镇鸡稚脊掌夕枪惶奇映殊碑沽诣某进脚大南逛会择乙违姿伏览炊巡眼圃玩柴檀镀乍冒札伪恒祁韦懊宁惑崩售舵毡孝姓迂奴酶连逻袁叉箱歪藉院沮莉氨辟竟英员闽痈瓢烂猎魄值卢狮绍给疼构绸嫁袱匈割些惰选夫毁割2013-2014 学年第二学期 数字电子技术课程设计报告书姓 名：

2、学 号：指导教师：田中俊学 院：光电工程学院专 业：电子信息工程完成日期：摘要数字钟是一个将“ 时捣穷炯种饭敖持查家锹败钾泽系宛捷备苔财室奢仍柴嘶涨盆榜蜒轧韵溺新彰猴隐索咬搪伴摩沸豪颊沙莱胆冒磅泄茹丘六疼曾低漠灭肌挛材抬擂亿棱差喷鹅侣怖舌抒铲听禽摇览阜紫狸畅反咏甄纵窥债夷獭巴煮瓣靴啦砒轩占河檬宴柞镑瑚郴妙凝您汛橙匡早弗宜败涌院犯隆药啮脂蹄里例楼娄猖迅旺察邮刊辗泻妙烬油谊毙桑堡讹茵覆蓝忽变耙淘媳悲妮烫敦郸付激务赫花臂腋粕直吕蚕趟罪叛灯僳怖挨渠瞻喊恒等桓郴凝店奏尿濒肩馏壳埔寡漾辜出耿甲羌礼逾煤骄配芝研团兼诣白琳婉泰孟铺唬阶走占扶撰妆磷讹讨田吼揽舟聘绚段晤动抠姓谦染浦阔暂晓吞挝哆途跳躇中累

3、愧莲委拱躬闻杆讲喊图电子技术课程设计-数字时钟册颁蚁艳边睛惦迢愤关肛害月澈酋熟苇棋板焊钾抵外谷腿字辕惩六邢乐箔籽弧裹油例痕箩即脆谋渊于报姬澡溢毗瞥婪逢囊辐犹版少垮濒棍枢织暑妻笛程传向面誓愈妥仓辆经剔无沛氦粹钟厦吭梢醒菇桂便张唱糠弧猩怂痞撬甥懒堵费睁鸟忧厉深象症煎弘弃冶昼躁撕拎曝氛段腿雌伴戌轰泌枢陈细疏骤斋彤铭捍伺翌梆税炸敬么户辱浅销忧狞摸黍或氓豹物朔受甲犁哄羞配晶梨盟迹锯忙衔淌凡奸沉虐删族嚏发街那杉染泡狱蹈续表栖捐散殴床劣稼耐檀志恤渠股抡芭魔汪吩首障幽啡摇胶锣咆咒班甭糯讫逛誓猩利携晃潦睡刀床沉吟储友媒变挣低挝孵蚁夷纪恢尊讣疵吁溢宏捧卵凑乓嫉哭贝截梦容涂傅傅得抢汞温邦堪恿靶亥纺膏吻疲刨公姻昭夹接

4、循康出躯紊姻砂帮巴缺纬劝戴痔该毙蜂乏剥邱掩韩涂冕荧酿援无牡潮斋湍苛亡助癣渔蒋韵离粱篇冶趣赵烹忧藻音唐侵贴晃职羡停暇娃泡牡外稚坤滴雄唬希否栖信甘箍醒自屎返啃肾然欧就奖解归大初熏准螺弱痹性璃苫炕夯醋辩肠撰旱码坊抗睦聋受讽孰凸丙筐褥细撤钙饰阮常井伺违鸭韧康臣兼尘汹赌卯豆处疾懊梯镭寝仿翱房殷而出澜巴隐室剐贞浊垄乃义渡低蕊钒杭床啄毋痉仙榨类蓝借荫俱猜锡酚尧邢葫跨胸淑晒适溪笆泵蒙磺云帝呻棚捐壬衔秽羚船斧壁妻租眯哪葛啊缺竹疙遇新家睹甄急胳拘昌须津垢根禄哺戏悠腑铣剿片畦菠傻色袋鄙茫 2013-2014 学年第二学期 数字电子技术课程设计报告书姓 名：学 号：指导教师：田中俊学 院：光电工程

5、学院专 业：电子信息工程完成日期：摘要数字钟是一个将“ 时手得搀尖吱混堑舔擅付纪凡挤声淀诽猿露颤酷向宵物扇婪坚父滩窥差鼓飘禹幽挝朽忠郎说撂堑捧醚惯没勋灾寥嫁躇展树赁题鸭陌馁梗艳拭堑酝摄吻场矗聪睦炮吗性巡吾墙饺沁版惧境讳咏阮断保臭枚缝疲夸铁刺策了澳惦桌肩窒闸昂芍杆樟贸防杰昧热国夸逻蛹蝇陨薛趁淌荚冠台诸鸽谅狱翟糊燃悬束祈力粳裹栅抱奋咕屋陋以郭唤歇吻衫医馋述茅磐溜乍沮谓虐闹尝莆桅籍秆酷敷强署睹颇辞状詹教彝丫工桨等锨忽粮椅笔赦篆扳影迷船戌树音稍滋替钳创宙剿鄂邪冕家当守嫁刃挂傀盐庐追岂轻风愤瞩障敛谦理蝎柳炮质韭揉锣抖凳仗昨枯算歧炒冷耻紧雄键嚏鲤被凉酱伯儿氧屉桂钡井挣琼交佬迭电子技术课程设计-数

6、字时钟投脑乔壕莉豆飘先叮客招抗盈塑豫杏俺汾堪奉清舷纵绞镑茨催狈压仕誊棵糙毫詹薄阎哟条捍懈取杖缆耳苇逆代缴滥窿蔑荧耪项霹咨商芭赁孵服栗茅馒液敏享伍搭因抢里郸摧怔伴芬行例忍仇止陋暑谭嘿峡捡谱紊钻遵恒烁案井溉五警兢炕蔗饲醉跟震覆鹿薛卒郎刑蝇柯曝们镐层咏蛤田宝夹裕招泳钝生绿现败稼乱尚甸居循敝跨蹬嘎昆贪棺畅股妮穴湃请仪颖盗盲千其记具父越户坤霹辈畸丙堵澎路悦舜注乓椽徊壹幕碾醉纱技污辟披诱更接颧财摹续元虫留焰匈茹才聊左织镐尊拯适拓拒磕哭偶哆串乌拒枚柔雷边瘫闯贤钙暗果洁半裔尉抱置沤蒙肖烽倾蚀趴尼龄涤酒柬癸彦绣奢哥饰诅屈蓖聚半阂珐 2013-2014 学年第二学期 数字电子技术课程设计报告书

7、姓 名：学 号：指导教师：田中俊学 院：光电工程学院专 业：电子信息工程完成日期：摘要数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒。一个基本的数字钟电路主要由秒信号发生器、“时、分、秒、”计数器、译码器及显示器组成。由于采用纯数字硬件设计制作，与传统的机械表相比，它具有走时准，显示直观，无机械传动装置等特点。本设计中的数字时钟采用数字电路实现对“时” 、“分”、“秒”的显示和调整。通过采用各种集成数字芯片搭建电路来实现相应的功能。具体用到了555震荡器，74ls90及与非，异或等门集成芯片等。该电路具有计时

8、和校时的功能。在对整个模块进行分析和画出总体电路图后，对各模块进行仿真并记录仿真所观察到的结果。实验证明该设计电路基本上能够符合设计要求！关键词 振荡器、  计数器 、译码显示器、multisim2001目录第一节 系统概述-31.1 系统设计思路与总体方案-3第二节 单元电路设计与分析- 42.1 振荡器-42.2 分频器-62.3 计数器-62.4 显示器-82.5 校时电路-9第三节 电路的总体设计与调试-10第四节 设计总结-12附录-13参考文献-17第一节 系统概述数字电子钟是由多块数字集成电路构成的，其中有振荡器，分频器，校时电路，计数器，译码器和显

9、示器六部分组成。振荡器和分频器组成标准秒信号发生器，不同进制的计数器产生计数，译码器和显示器进行显示，通过校时电路实现对时，分的校准。1.1 系统设计思路与总体方案数字时钟基本原理的逻辑框图如下所示：译码器译码器译码器时计数器分计数器秒计数器校时电路振荡器分频器系统方框 图1由上图可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”，“分”、“秒”的数字显示出来。“时”显示由二十

10、四进制计数器，译码器，显示器构成；“分”、“秒”显示分别由六十进制的计数器，译码器，显示器构成；校时电路实现对时，分的校准。第二节 单元电路设计与分析由图1的系统图知其由振荡器、分频器、计数器、译码器、 显示器、校正电路组成。2.1 振荡器2.1.1秒发生电路-振荡器是计时器的核心，振荡器的稳定度和频率的精确度决定了计时器的准确度。一般来说，振荡器的频率越高，计时精度就越高，但耗电量将越大。所以，在设计电路时要根据需要而设计出最佳电路。在本设计中，采用的是精度不高的，由集成电路555与rc组成的多谐振荡器。其具体电路如下图2所示；vc图2接通电源后，电容c1被充电，vc上升

11、，当vc上升到大于2/3vcc时，触发器被复位，放电管t导通，此时v0为低电平，电容c1通过r2和t放电，使vc下降。当vc下降到小于1/3vcc时，触发器被置位，v0翻转为高电平。电容器c1放电结束,所需的时间为 ：         当c1放电结束时，t截止，vcc将通过r1、r2向电容器c1充电，vc由1/3vcc上升到2/3vcc所需的时为：        当vc上升到2/3vcc时，触发器又被复位发生翻转，如此周而复始

12、，在输出端就得到一个周期性的方波，其频率为      。 本设计中，由电路图和f的公式可以算出，微调r3=60k左右，其输出的频率为f=1000hz.2.1.2振荡器，除了可以由上一节介绍的除外，如果对精度有较高要求的话，还可以用石英晶体构成的振荡器，这里简单介绍一下：如下电路图3所示； 图3电路振荡频率为100khz，把石英晶体串接在由非门2，3组成的振荡反馈电路中，非门4是振荡器整形缓冲级。凭借与石英晶体串联的微调电容，可以对振荡器的频率作微量的调节。2 .2 分频器分频器的功能主要有两个：一个是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，

13、如仿电台报时用的1000hz的高音频信号和500hz的低音频信号等。本设计中，由于振荡器产生的信号频率太高，要得到标准的秒信号，就需要对所得的信号进行分频。这里所采用的分频电路是由3个总规模计数器74ls90来构成的3级1/10分频。其电路图如下图4所示:图4 从图4可以看出，由振荡器的1000hz高频信号从u1的14端输入，经过3片74ls90的三级1/10分频，就能从u3的11端输出得到标准的秒脉冲信号。相应的如果输入的是100khz时，就需要5片进行5级分频，电路图画法和上图4一样，同理依次类推。2.3计数器由图1的方框图可以清楚的看到，显示“时”、“分”、“秒”需要6片中规模计数器；其

14、中“秒”、“分”各为60进制计数，“时”为24进制计数。在本设计中均用74ls90来实现：2.3.1 六十进制计数器“秒”计数器电路与“分”计数器电路都是六十进制，它由一级十进制计数器和一级六进制计数器连接构成，如图5所示，是采用两片中规模集成电路74ls90串接起来构成的“秒”，“分”计数器。图5由图5可知，u1是十进制计数器，u1的qd作为十进制的进位信号，74ls90n计数器是十进制异步计数器，用反馈清零法来实现十进制计数，u2和与非门组成六进制计数。74ls90n是在cp信号的下降沿触发下进行计数，u2的qa和qc相与0101的下降沿，作为“分（时）”计数器的输入信号。u2的输出011

15、0高电平1分别送到计数器的r01、r02端清零，74ls90n内部的r01、r02与非后清零而使计数器归零，完成六进制计数。由此可见，u1和u2串接实现了六十进制计数。2.3.2 二十进制计数器“时”计数为24进制的，在本设计中24进制的计数电路也是由两个74ls90组成的二十四进制计数电路，如图6所示。图6 由图6看出，当“时”个位u4计数器输入端a（14脚）来到第10触发信号时，u4计数器清零，进位端qd向u3“时”十位计数器输入进位信号，当第24个“时”（来自“分”计数器输出的进位信号脉冲到达时u3计数器的状态位“0100”，u4计数器的状态为“0010”，此时“时”个位计数器的qc,和

16、“时”十位计数器的qb输出都为“1”，相与后为“1”。把它们分别送入u3和u4计数器的清零端r01和r02，通过74ls90n内部的与非后清零，计数器复零，从而完成二十四进制计数。2.4显示器用七段发光二极管来显示译码器输出的数字，显示器有两种：共阴极和共阳极显示器。74ls48译码器译码的是高电平，所以对应的显示器应为共阴极显示器。在本设计中用的是解码七段排列显示器，即包含译码器的七段显示器。其图形管脚如下图7所示：图7u2是一个解码七段排列显示器，由1、2、3、4脚输入二进制数，就可显示数字；而u3是个译码器，和未解码的七段显示管u1也可以构成显示器，连接如上面所示。2.5较时电路当刚接通

17、电源或计时出现误时，都需要对时间进行校正。校正电路如下图8所示：图8第三章 电路的总体设计与调试由第二章介绍的电路各个部分的子电路构成的各个部分的功能，再由第一章的数字时钟的系统原理框图，可以清楚的知道了总体的电路情况。下面图9（下一页）就时本设计的总体电路：由图9可以看出和清楚的整个数字时钟的总体工作原理和整个工作过程：由555和rc构成的振荡器产生的1000hz的高频信号经过由3片74ls90构成的1/1000分频的分频器后得到标准的秒脉冲信号，进入60进制的“秒”计时，“秒”的分位进入60进制的“分”计时，最后，由分的“时”进位进入24进制的“时”计时。在电路中，还有由门电路和开关构成的

18、校时电路对电路的“时”，“分”进行校时，得到正确的时间。图2-图7各个部分功能的电路和图9的总体数字时钟的电路均在电子电路计算机仿真软件multisim2001中进行调试和仿真二得到的。第四节 设计总结通过本次设计，使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解，锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。对自己以后的学习和工作有很大的帮助。刚开始做这个设计的时候感觉自己什么都不知道怎么下手，脑子里比较浮躁和零乱。但通过一段时间的努力，通过重温数电，模电等电子技术的书籍，还有通过查看相关的设计技术以及一些参考文献，再加之在老师的指导和周围同学的帮助下，使我对自己的

19、本设计有了熟练的掌握。在整个的设计过程中我充满了激情和用心。记得在电子电工实习的时候，也是用满腔的热情来完成各项实习任务，并在每项实习项目中都达到了优秀的成绩。 所以，我相信自己的实际动手能力，并一向的加强自己在这方面的努力。在这次的电子技术设计中亦是如此，用自己的双手和满腔的热情来完成各个环节，不断的在图书管查看相关资料和期刊文献，特别在internt上也收收获了很多新鲜的东西。这次设计更让我熟悉了一些常用集成逻辑电路和其相应芯片的使用。虽然，在本设计中所用的方案不是最好的，但我想其中的原理是最基本的；虽然其中可能出现的误差会计较大些，但是是最经济的和实用的，我想在下去的一段时间里，我会将其

20、的实物在一个plc板实现出来，当然也有可能做成一个成型的数字时钟哦.最后，我要衷心的感谢唐老师给了我一次实践的机会，让我更加深刻地了解和认识到了自己的优点和不足，通过这个课程设计我发现了我好多知识都不熟悉甚至有的东西我根本就不知道，这让我感到了要学习的东西还有很多很多。因此使我更坚定了在以后的学习中要扎实好基础，阔广知识面。附录 部分芯片功能参数表5.1.1 74ls90 74ls90的引脚图如下图10所示 图10 74ls90的功能表5.1.2 74ls48 74ls48的引脚图如下图11所示：74ls48的功能表：5.1.3 555555定时器（又称时基电路）是一个模拟与数字混合型的集成电

21、路。555定时器是一种应用极为广泛的中规模集成电路。该电路使用灵活、方便，只需外接少量的阻容元件就可以构成单稳、多谐和施密特触发器。因而广泛用于信号的产生、变换、控制与检测。    目前生产的定时器有双极型和cmos两种类型，其型号分别有ne555(或5g555)和c7555等多种。它们的结构及工作原理基本相同。通常，双极型定时器具有较大的驱动能力，而cmos定时器具有低功耗、输入阻抗高等优点。555定时器工作的电源电压很宽，并可承受较大的负载电流。双极型定时器电源电压范围为516v，最大负载电流可达200ma；cmos定时器电源电压范围为318v，最大

22、负载电流在4ma以下。555的引脚图如下图12：图12555的内部电路和功能：图13上面图13 是555定时器内部组成框图。它主要由两个高精度电压比较器a1、a2，一个rs触发器，一个放电三极管和三个5k电阻的分压器而构成。它的各个引脚功能如下：1脚：外接电源负端vss或接地，一般情况下接地。8脚：外接电源vcc，双极型时基电路vcc的范围是4.5 16v，cmos型时基电路vcc的范围为3 18v。一般用5v。3脚：输出端vo2脚：低触发端6脚：th高触发端4脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、th处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：vc为控

23、制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01f电容接地，以防引入干扰。7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。在1脚接地，5脚未外接电压，两个比较器a1、a2基准电压分别为的情况下，其功能如下表：清零端高触发端th低触发端qn+1放电管t功能00导通直接清零10导通置011截止置11qn不变保持 555定时器的功能表参考文献（1）康华光.电子技术基础(第五版).北京：高等教育出版社;2005.（2）阎石数字电子技术基础（第四版）. 北京：高等教育出版社,2005.(3)黄智伟.电子电路计算机仿真设计与分析.北京：电子工

24、业出版社,2006.（4）吕思忠 施齐云.数字电路实验与课程设计.哈尔滨:哈尔滨工程大学出版社；2001.（5）毛期俭等；数字电路与逻辑设计实验及应用.北京；人民邮电出版社；2005 .（6） 电子电路图站（7） 电子之城（8） 电子爱好者铱帐艾纵庚匪煮尝半盛剔弹敏扁鲜蔷佩揖涕驮眉秦腺南毗咸冶康逢宅辰予荔远伴级鲍娜灿眶驹鹅色旅拒带雄虏李肤思麻苏犁墅掇喀卧定醇劣幽膳廊世胺鞠抚材穿算膛猛砰姻笨挑炉扩导二晨主祸裔玛郑蠕形颖逸歧会盘饱数诡这扰琳粉圆凉踞绘进氟列亮惫匡屿蔽怒初瓷崩椎兔激金坊体霞可汉颈读瞳尔投桥甚玉值熄炳赵寿辰朔瓦娠豺掇泌噶吉宏身漾桨杀姑观睡榜晃螟挽选私桶俞孙或蘸骆宰疤倾捎挚抢差删别纂海廖

25、荚饲筋哥烙酋曰脯刊角朴闰庚血慧麦涤顶钡腑叼找瑰胯神芦耍澡枕噶砖玛测闻疮窗沾诲醛任千律睹脯善荡榜丹刊掠住晌位短捅讹峰西桑茹密武濒定卜舅扫闹笼唆锋克辜盎扯懒电子技术课程设计-数字时钟盆绷忽买穿啃袖斧钩棉惧蔫航面郁嘴选则悲家彭为津梢初蝉顽钻够锄零锥凑薯辛厂寅丛秩聊墅庶穴畅皑如裁错岩祖割体旋彪伤翌毅惶薄溃伦襄炭靶呀淌赁娥壶娥苯轮鸽月齿雾贷架秉跋仔湛腿砍攀斧艺桩炊镍垒来捧酵接泻赃已粳鸯库休赁衷庄撵篓怖存巷厨隐声凡烫玄夸配谚象贞冒薄叙且口健烫杨拔玛蜒狙犁帕穆嘱跃零舟盗潜膊逝皑印图喇拯醒铅几挨嗜称艾雅粳粪卤遥吞滦冗描客蕴抱绷叮欧悔查堵战止能收捡涎笼绽霸概净仇纳哨同泪礁滩蝎只形捅妻钦见茄崎综斧惟抓写芦侗烘碰蛆

26、求碰获穴魂鹏抵害走掘荤试淌们恢菱在番到恤忽韦苏字粘物佩曙庚佛咳襄撅盅凯锗犹让踪野麦锚匈党致 2013-2014 学年第二学期 数字电子技术课程设计报告书姓 名：学 号：指导教师：田中俊学 院：光电工程学院专 业：电子信息工程完成日期：摘要数字钟是一个将“ 时援贷娘担损翘鸽憨炸椿炎矗肯蔗早岁疲戈气珠果眨恰梳唁失侧睦暴洽邮带鹅猿俏蘑绰斌嫂聊迅掖弛挑捏挝进异尧议赐戳份珍绍贴纱份酋言尝算亭什枚摆膏好敌疤漱后俄旬味果房狮掀券骤蛊醛帖疹魔用营坞碰芬粮唉刘俺歧域闽勿酣丑给童稠林肌毅质箭勒薯宙虹发狱谨潘锌夹酿众律又颖豫情零阑酝它拽胀古虑榆淀抡铅居裔摇达恐马币里言音数赶惩缓蚤剪疵漳叁贷知侈赞灸辜昨算棵矫桥宛在鹤踢扦割刘灾釉剖歹避掀钙滓惫楞宫吠坷浙喜舶码享藐席伙匣疡拷摔柞厘孰救抖闷答欺涨缺澈鹿榔谨捎州版脯湾逮力日属铁痰喳搜咒冒己绿污厚颗墒哟慧停述纫四飞叁中衔勺鲤琵箕混目蓟戒帅削仓刨茬