第节SOPC设计流程及支持NiosII的FPGA

1、Quartus ModelSim DSP HardCopy（ 1）在采用 NIOS II 处理器设计嵌入式系统时，一般遵循如下的流程：1. 分析系统需求说明，包括功能需求和性能要求等；2. 建立 Quartus II 工程，建立顶层实体；3.调用 SOPC Builder 生成一个用户定制的系统模块（包括NIOS II 及标准外设模块）；4.将 SOPC系统模块集成到硬件工程中，并添加一些模块，可以是Altera 公司提供 的 LPM模块、第三方提供的或用户自己定制的模块；5. 在顶层实体中，将 SOPC系统模块、 Altera 的 LPM或用户自定义的模块连接起来；6.分配引脚和编译工程，编

2、译生成系统的硬件配置文件.sof和 .pof文件；7. 下载工程，验证，将配置文件下载到开发板上进行验证；8.9.10.软件开发，开发可以使用IDE 开发环境，也可以使用SDK Shell ；编译软件工程，生成可执行文件.elf;调试程序，将硬件配置文件下载到开发板，将可执行文件下载到RAM，直到软硬件协同工作。在上面的过程中，用到的软件有Quartus II、Nios II SDK shell或Nios II IDE、 ModelSim等，如果进行DSP的开发，还会用到Matlab和DSPBuilder。Quartus II用来建立硬件的系统，其中包括SOPC Builder工具， SOPC

3、 Builder用来建立SOPC系统模块， Quartus II支持多种设计方式，如原理图，硬件描述语言等，硬件描述语言的方式支持VHDL和 Verilog。软件开发使用Nios II SDK shell或 Nios II IDE，IDE 开发环境采用图形化的开发环境，使用方便直观。而SDK shell采用命令窗口的方式进行程序的调试。过渡，用户可以在ModelSim 是DSP BuilderMatlab 的HDL编译仿真软件，用于对设计的硬件系统进行RTL 级的仿真。是 Altera公司推出的数字信号处理开发软件，用来实现算法和硬件实现的无缝Simulink中完成算法模型的仿真、验证，然后通

4、过SignalCompiler将模型文件转换成硬件描述语言的文件（ 2）支持Nios II的FPGACycloneStratix和和Cyclone II Stratix II系列系列HardCopy 器件HardCopy IIHardCopy StratixHardCopy APEX 三代Cyclone 和 Cyclone II系列Cyclone于 2002 年 12 月份推出。 Cyclone 系列器件基于1.5V 、0.13m及全铜 SRAM工艺，CycloneFPGA2910 20060LE288KRAM CycloneFPGA是低成本，Cyclone系列FPGA是成本敏感大批量应用的最

5、佳方案。如果需要进一步进行系统集成，可以考虑密度更高的Cyclone II FPGA和 Cyclone III FPGA。这些 Cyclone 新系列巩固了Altera在大批量、低成本应用方案中上的领先优势。Cyclone FPGA 是目前 ASIC 应用的低成本替代方案。利用其系统级集成功能，CycloneFPGA系列避免了ASIC 昂贵的NRE负担，降低了订购量和产品推迟带来的风险。采用Cyclone FPGA系列的可编程解决方案，用户的大批量应用现在价格与ASIC 相比是相当的。Cyclone系列 FPGA的价格和功能满足了市场对创新的需求，通过产品迅速面市来确定领先优势。消费类、通信、

6、计算机外设、工业和汽车等低成本大批量应用市场都可以使用Cyclone FPGA 。Cyclone II是Altera公司在第一代Cyclone系列的基础上开发的第二代FPGA系列器件。采用了全铜层90nm低 k绝缘工艺，1.2V SRAM 工艺设计。Cyclone II具有很高的性能和极低的功耗，而价格和ASIC 相当。它的应用领域和Cyclone系列相似，是对成本敏感的应用的大批量的产品解决方案，是消费类、通信、计算机外设、工业和汽车、视频处理等终端市场解决方案的理想选择。户可以单独使用Cyclone II Cyclone II为在 FPGA上实现低成本的数字信号处理（DSP）系统提供了一个

7、理想的平台，用或者作为数字信号处理（DSP）协处理器使用。Cyclone II器件含有经过优化的多种 DSP特性，由 Altera全面的 DSP流程提供支持。Cyclone II DSP多达 150 个的支持包括：18×18 乘法器；1.1M 位的片内嵌入式存储器；外部存储器高速接口；DSP IP内核。Cyclone II 器件的容量为专用外部存储器接口电路（最高速率可达4608 68416 个逻辑单元（LE），提供了嵌入式668Mb/s）、 4K 位嵌入式存储器块、最多为418×18 位乘法器、个的增强型锁相环等等。Stratix和Stratix II系列规模高端FPGA

8、，于（ LE）、具有多达Stratix FPGA是 Altera的第一代Stratix2002 年推出，采用0.13m的工艺， 1.5V7M位的 RAM。 Stratix器件具有多达22 个系列器件。 Stratix系列器件是Altera公司的大内核供电，容量为10570 79040 个逻辑单元DSP块和多达176 个 9×9位嵌入式乘法器，同时器件还具有多种高性能的I/O接口、层次时钟结构和多达12 个锁相环。第一代Stratix FPGA依然是军用和航空航天领域所选用的FPGA，在这些应用中需要较宽的工作温度范围。Stratix II和Stratix III器件由于采用了创新性的

9、逻辑结构，不但具有前代Stratix器件的所有特性，而且功耗更低、性能更好。 Stratix II与 Stratix相比，运行速度提高倍，而成本更低。Stratix III器件是功耗最低、性能最好的FPGA 。50%，逻辑容量提高了一Stratix II器件于 2005 年推出，在Stratix架构的基础上，做了一些适合与90nm工艺的改进，采用1.2V 、 90nm、 9 层金属走线、全铜SRAM工艺制造。在Stratix基础上增加了新的特性：采用了全新的逻辑结构自适应逻辑模块（ALM）；增加了源同步通道的动态相位校准（PDA）电路和对新的外设存储器接口的支持；采用了128 位 AES密钥对

10、配置文件进行加密。Stratix IIFPGA采用等效逻辑单元（LE）高达179400 个，嵌入式存储器达到9M位，最大可用管脚数达到1173 个，高度优化的数字信号处理模块中18×18位嵌入式乘法器数量达到384 个。HardCopy器件HardCopy就是利用原有的FPGA开发工具，将成功实现于FPGA器件上的SOPC系统通过特定的技术直接向ASIC 转化，从而克服传统ASIC 设计中普遍存在的问题如：开发周期长、产品上市慢、一次性成功率低、有最少投片量要求、设计软件工具繁多且昂贵、开发流程复杂等。HardCopy II体系结构建立在被称为Hcell的精细粒度晶体管阵列上。Hce

11、ll支持从FPGA的无缝移植，具有ASIC 技术那样的密度、成本、性能和功耗优势。HardCopy II结构化ASIC 具有独特的FPGA前端设计方法，实现了业界风险最低、产品面市最快的解决方案。采用Stratix? II FPGA对设计进行测试，然后，为低成本、功能等价、引脚兼容的HardCopy II器件。最新进展Altera的 HardCopy 设计中心将设计无缝移植Altera率先推出40nm工艺的FPGA， Straitix IV和HardCopy IV超越了ASIC 的平均密度。1,360个18性能和功耗都有很大改善，高密度，具有x18 乘法器。680K逻辑单元(LE)、 22.4 Mbits嵌入式存储器和Stratix IV比市场上的其他高端FPGA 功耗低 50。Stratix IV FPGA和使用无缝原型开发，HardCopy IV ASIC收益最快的解决方案。的资料HardCopy? IV A