数字电子实验(TT)

1、数字电子实验报告 学校：武汉大学 学院：电气工程学院 年级：2012级8班 姓名：谭添 学号：2012301580202(转专业)2014年6月10日实验一 组合逻辑电路一、实验目的1.掌握组合逻辑电路的分析方法2.掌握组合逻辑电路的设计方法二、实验仪器数字电路实验台、数字万用表、74ls00,74ls203、 实验原理 实验用集成电路引脚图 74LS00集成电路 74LS20集成电路 4、 实验内容实验1S1（A），S2（B），S3（C），S4（D）是逻辑电平开关，接VCC等价于1，接地等价于0。真值表如下逻辑表达式为。实验二 密码锁的开锁条件是：拨对密码，钥匙插入锁眼将电源接通，当两个条件

2、同时满足是开锁信号为1，将锁打开，否则报警信号为1，则接通警铃。分析可得，实验的密码锁密码ABCD为1001。五、实验总结1、通过实验重新了解认识了组合逻辑电路分析的步骤，由逻辑电路推导出组合逻辑电路的真值表和逻辑表达式的方法2、通过这次实验更加了解了了元件74LSS00和74LS20的内部结构和引脚的使用。实验二 组合逻辑实验（一） 半加器和全加器1、 实验目的1. 熟悉用门电路设计组合电路的原理和方法步骤2、 预习内容1、 复习用门电路设计组合逻辑电路的原理和方法步骤；2、 复习二进制数的运算。用“与非”门设计半加器的逻辑图；完成用“异或”门、“与或非”门、“与非”门设计全加器的逻辑图；完

3、成用“异或”门设计的三变量判奇电路的原理图。3、 参考元件 74LS283 74LS00 74LS51 74LS136 4、 实验内容1、 用与非门组成半加器，用异或门、与或非们、与非门组成全加器。实验结果填入下表中被加数Ai01010101加数Bi00110011前级进位Ci-100001111和Si01101001新进位Ci000101112、 用异或门设计三变量判奇电路，要求变量中1的个数为奇数时输出为1，否则为0真值表见下3、 “74LS283”全加器逻辑功能测试测试结果填入下表中实验数据与理论值相同五、实验总结1、通过自己设计运行全加器和设计3变量判奇电路更加了解全加器的内部结构和异

4、或门与或非门与或门的使用。2、通过74LS283逻辑功能的验证更加熟悉了解了全加器的使用。实验三 组合逻辑实验（二） 数据选择器和译码器的应用1、 实验目的熟悉数据选择器和数据分配器的逻辑功能和掌握其使用方法2、 预习内容1、 了解所用元器件的逻辑功能和管脚排列；2、 复习有关数据选择器和译码器的内容；3、 用八选一数据选择器产生逻辑函数和；4、 用3线8线译码器和与非门构成一个全加器。3、 参考元件数据选择器74LS151，其逻辑功能如图所示：38线译码器74LS138。1、 74HC138管脚图:74LS138 为3 线8 线译码器，共有 54/74S138和 54/74LS138 两种线

5、路结构型式，其工作原理如下： 2、 当一个选通端（G1）为高电平，另两个选通端（/(G2A)和/(G2B)）为低电平时，可将地址端（A、B、C）的二进制编码在一个对应的输出端以低电平译出。 3、 利用 G1、/(G2A)和/(G2B)可级联扩展成 24 线译码器；若外接一个反相器还可级联扩展成 32 线译码器。 4、 若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。4、 实验内容1、数据选择器的使用用八选一数据选择器74LS151产生逻辑函数将上式写成如下形式：显然D1，D3，D6，D7都应该等于1，而式中没有出现最小项m0,m2,m4,m5，它们的控制信号D0，D2，D4

6、，D5都应该等于0。由此可画出该逻辑函数产生器的逻辑图真值表见下2、3线8线译码器的应用用3线8线译码器74LS138和与非门电路构成一个全加器。写出逻辑表达式并设计电路图，验证试验结果。真值表见下3、 扩展内容用一片74LS151构成四变量判奇电路五、实验总结1、通过该实验对于数据选择器74LS151和数据译码器74LS138的功能有了更清楚的认识了解。2、通过自己根据逻辑关系设计电路熟悉和掌握电路的设计。实验四 触发器和计数器1、 实验目的1、 熟悉J-K触发器的基本逻辑功能和原理；2、 了解二进制计数器工作原理；3、 设计并验证十进制、六进制计数器。2、 预习内容1、 复习有关R-S触发

7、器，J-K触发器，D触发器的内容；2、 预习有关计数器的工作原理；3、 用J-K触发器组成三进制计数器。设计电路图。4、 用74LS163和与非门组成四位二进制计数器，十进制计数器，六进制计数器。设计电路图。3、 参考元件 四反相器 双JK触发器 双D触发器 可预置四位二进制计数器（同步）4、 实验内容1、 RS触发器逻辑功能测试用一块74LS00与非门构成RS触发器，用万用表测量Q及的电位，并记录于下表中RSQQ0101101011保持保持0011 2、 六进制计数器3、 十进制计数器4、 六十进制计数器五、实验总结1、通过该实验更加熟悉了解了可预置四位二进制计数器74LS163的功能和使用

8、。2、通过该实验熟悉掌握了用可预置四位二进制计数器74LS163设计完成各种进制的计数器。实验五 数字电路综合实验1、 实验目的1、 学会计数器、译码器、显示器等器件的使用方法；2、 学会用它们组成具有计数、译码、显示等功能的综合电路，并了解它们的工作原理。2、 预习内容1、 复习有关计数器、译码器、寄存器、显示器的内容；2、 熟悉有关元器件的管脚排列；3、 设计十进制计数译码显示电路。画出电路图。3、 参考元件译码器74LS248、计数器74LS169、共阴极七段显示器各一片4、 实验内容1、 按自行设计电路图接线。2、 合上电源。当计数器预置初始状态“0000”后，将“置数”改为“1”态，

9、由CP输入1HZ的连续方波。检查输入脉冲数与显示器上显示的十进制数字是否相符实验六 555集成定时器1、 实验目的熟悉与使用555集成定时器。2、 预习内容复习有关555集成定时器的内容和常用电路。3、 参考元件555集成定时器555时基电路是一种将模拟功能与逻辑功能巧妙地结合在同一硅片上的组合集成电路。该电路可以在最基本的典型应用方式的基础上，根据实际需要，经过参数配置和电路的重新组合，与外接少量的阻容元件就能构成不同的电路，因而555电路在波形的产生与变换、测量与控制、家用电器、电子玩具等许多领域中都得到了广泛应用。引脚功能如下：1脚：GND(或Vss)外接电源负端VSS或接地，一般情况下

10、接地。8脚：VCC(或VDD)外接电源VCC，双极型时基电路VCC的范围是4.516V，CMOS型时基电路VCC的范围为318V。一般用5V。3脚：OUT（或Vo）输出端。2脚：TR低触发端。6脚：TH高触发端。4脚：R是直接清零端。当R端接低电平，则时基电路不工作，此时不论TR、TH处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：CO(或VC)为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01F电容接地，以防引入干扰。7脚：D放电端。该端与放电管集电极相连，用做定时器时电容的放电。电阻分压器由三个5k的等值电阻串联而成。电阻分

11、压器为比较器C1、C2提供参考电压，比较器C1的参考电压为2/3Vcc，加在同相输入端，比较器C2的参考电压为1/3Vcc，加在反相输入端。比较器由两个结构相同的集成运放C1、C2组成。高电平触发信号加在C1的反相输入端，与同相输入端的参考电压比较后，其结果作为基本RS触发器R端的输入信号；低电平触发信号加在C2的同相输入端，与反相输入端的参考电压比较后，其结果作为基本RS触发器S端的输入信号。基本RS触发器的输出状态受比较器C1、C2的输出端控制。在1脚接地，5脚未外接电压，两个比较器C1、C2基准电压分别为2/3Vcc，1/3Vcc的情况下，555时基电路的功能表如表1示。4、 实验内容1

12、、555单稳电路电路图如下 输入波形 输出波形 频率为30HZ，占空比为50% 2、555多谐振荡器电路图如下输出波形如下 五、实验总结1单稳态电路 前面介绍的双稳态触发器具有两个稳态的输出状态和，两个状态始终相反。而单稳态触发器只有一个稳态状态。在未加触发信号之前，触发器处于稳定状态，经触发后，触发器由稳定状态翻转为暂稳状态，暂稳状态保持一段时间后，又会自动翻转回原来的稳定状态。单稳态触发器一般用于延时和脉冲整形电路。 单稳态触发器电路的构成形式很多。图下图所示为用555定时器构成的单稳态触发器，R、C为外接元件，触发脉冲u1由2端输入。5端不用时一般通过0.01uF电容接地，以防干扰。下面

13、对照图进行分析。(1) 稳态接通电源后，经R给电容C充电，当uc上升到大于时，基本RS触发器复位，输出u0=0。同时，晶体管T导通，使电容C放电。此后uc< ，若不加触发信号，即u1> ，则u0保持0状态。电路将一直处于这一稳定状态。(2) 暂稳态 在t=t1瞬间，2端输入一个负脉冲，即u1< ，基本RS触发器置1，输出为高电平，并使晶体管T截止，电路进入暂稳态。此后，电源又经R向C充电，充电时间常数=RC，电容的电压 按指数规律上升。 在t=t2时刻，触发负脉冲消失(u1> )，若uc< ，则=1，=1，基本RS触发器保持原状态，u0仍为高电平。 在t=t3时刻

14、，当uc上升略高于时，=0，=1，基本RS触发器复位，输出u0=0，回到初始稳态。同时，晶体管T导通，电容C通过T迅速放电直至uc为0。这时=1，=1，电路为下次翻转做好了准备。输出脉冲宽度tp为暂稳态的持续时间，即电容C的电压从0充至所需的时间。由= (1- )得 由上式可知： 改变R、C的值，可改变输出脉冲宽度，从而可以用于定时控制。 在R、C的值一定时，输出脉冲的幅度和宽度是一定的，利用这一特性可对边沿不陡、幅度不齐的波形进行整形。2多谐振荡器多谐振荡器又称为无稳态触发器，它没有稳定的输出状态，只有两个暂稳态。在电路处于某一暂稳态后，经过一段时间可以自行触发翻转到另一暂稳态。两个暂稳态自

15、行相互转换而输出一系列矩形波。多谐振荡器可用作方波发生器。如下图所示是由555定时器构成的多谐振荡器。R1、R2和C是外接元件。刚接通电源时，uc=0，u0=1。当uc升至后，比较器C1输出低电平(=0)，基本RS触发器置0，定时器输出u0由1变为0。同时，三极管T导通，电容通过R2放电，uc下降。在<uc< 期间，u0保持低电平状态。在uc下降至以后，比较器C2输出低电平(=0 )，使触发器置1，输出u0由0变为1。同时三极管T截止，于是电容C再次被充电。如此不断重复上述过程，多谐振荡器的输出端就可得到一串矩形波。工作波形如下图所示。振荡周期等于两个暂稳态的持续时间。第一个暂稳态

16、时间tp1为电容C的电压uc从充电至所需时间。第二个暂稳态时间tp2为电容C的电压从放电至所需时间。期末考试 数字秒表1、 实验目的1、 了解数字计时装置的基本工作原理和简单设计方法；2、 熟悉中规模集成器件和半导体显示器的使用；3、 了解简单数字装置的调试方法，验证所设计的数字秒表功能。2、 预习内容1、 N进制计数器、译码显示电路和多谐振荡器的工作原理和设计方法；2、 所用器件的功能和外部引线排列。3、 参考元件集成元件：555一片、74LS163两片、74LS248两片、LED两片、74LS00两片；二极管1N4148一个、电位器100K一个、电阻、电容。四、设计内容原理框架图译码电路数

17、码显示器秒计数器译码电路译码电路设计电路图如下电路功能：这是一个用集成芯片做成的数字秒表。当开关S1置于高电平并且开关S2置于高电平时电路开始工作计时；当开关S1置于低电平时电路停止工作；当开关S2置于低电平时秒表清零。图中，555作为时钟脉冲发生装置。五、实验总结电路中555集成定时器以及相关电阻电容构成的为秒信号发生器，其频率根据实验五中555集成定时器构成的多谐振荡器计算得到。两个可预置四位二进制计数器74LS163构成秒计数器电路，两个七段译码驱动器74LS248以及电灯构成数码显示器电路，其中下方的七段译码驱动器74LS248可以不用，可以直接接四接口电灯。电路中其他元件（开关以及四2输入与非门74LS00、双4输入与非门74LS20）构成控制电路。其中开关1起清零作用，开关2起暂停作用。实验体会实体实验使我熟悉了数字电路硬件方面的感性认识，通过本实验加深了对multism软件的使用熟练度和对数字电子技术的理性知识。在做的过程中明显感觉到并不是一帆风顺，现在已经能够比较熟练掌握数电的知识了。同时也借此机