U盘闪存叠焊跳线教程_第1页
U盘闪存叠焊跳线教程_第2页
U盘闪存叠焊跳线教程_第3页
U盘闪存叠焊跳线教程_第4页
U盘闪存叠焊跳线教程_第5页
已阅读5页,还剩8页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、有很多朋友都对叠焊的跳线方法已经了解,但是有些新朋友对这些不太了解, 应部分的要求,收集整理好,供大家收藏,愿能帮助到大家!闪存有1CE,2CE和4CE ,两片闪存或多片闪存叠焊时,它型号要一样,一般主控最大只支持4CE(因为有特殊的,如SM32XR是8CE主控),但如果是双通道的主控板,CE和RB并,然后数据脚挫开,就可以支持到8个CE了,相当于可以装上两片4CE闪存或四片2CE闪存,或8片1CE闪存 闪存叠焊原理架购图: 双贴双通道主控板为例: 如果1CE闪存,每面支持4片闪存,两面支持8片闪存 如果2CE闪存,每面支持2片闪存,两面共支持4片闪存 如果4CE闪存,每页支持1片闪存,两面共

2、支持2片闪存 如果是1CE的闪存,两片闪存叠焊时,就飞CE和RB的线,其它并联。1CE的闪存,就代表有一个CE和一个RB(有几个CE,就有几个RB),闪存的9脚就是CE,闪存的7脚就是RB,在主控板的焊盘上,一般设计有4个CE,CE0CE3分别是9、10、14、15,RB0RB3分别是7、6、5、4。叠焊时,就把上面的一片闪存的9脚(CE)跳到下面闪存的10脚,(因为1CE闪存的10脚是空的,所以上面闪存的9脚可以直接弯到10去,和10脚焊到一起。闪存只有一个CE,但如果是两片闪存叠起来,就可以看作是一片2CE的闪存。另外要跳的一个是RB,就是把上面的闪存的7脚焊到下面闪存的6脚,1CE闪存的

3、6脚也是空脚,所以上面的闪存的7脚可以直接弯到6脚并起来。如果主控板上的RB全是相连的,像芯邦,我想等,叠焊时不用考滤RB的跳线,都是直接并就行了,不用跳线。如果一块主控板,你不知它的RB是怎样的关系,可以用万用表电阻档量出来(量主控板上的焊盘7、6、5、4四个脚的通断关系)。如果你没有表,或你不想量,那就把RB全飞上,哈哈,但这样做了不必要的活 说了半天,看图:图有些是引用或我修改来的,因为这些图片比较清晰,但文字是我一个一个打的1CE跳线图:(跳CE和RB) 1CE跳线实物图(只跳CE): 1CE实物(跳CE和RB):1CE的4层叠焊实物图: 1CE闪存定义: 1CE的4层叠焊接线图: 2

4、CE的闪存上面闪存的CE脚9和10分别飞到下面闪存的14和15脚, 为什么飞到14和15,看下面图,由于9和10脚被下面一片闪存(CE0、CE1)占用了,所以把上面闪存的9和10跳到到14、15脚(CE2、CE3)。 如果是4CE闪存,CE脚分别是9、10、14、15,RB分别是7、6、5、4脚 所以跳RB就是把上面闪存的7和6分别飞到下面闪存的5和4 ,下面图里的RB没有跳线,因为下面的参考图是SM3252,3252的焊盘上的的RB关系是:7和5脚通,6和4脚通,也就是RB1和RB3通的,RB2和RB4通的,当两片2RB闪存叠焊时,张二片闪存就和上面说的:7和6分别飞到下面闪存的5和4,所以

5、,直接并下来,不用跳线,就是一样的结果了。.再看图2CE跳线图(只跳CE,为什么只跳CE,看上面的话) 2CE闪存定义图: 2CE闪存跳线图(分别跳CE和RB):2CE跳线图(只跳CE):2CE闪存叠焊实物图: 4CE的闪存,一般主控只有4CE,如果是4CE的闪存,无法叠焊了4CE闪存定义:如有不完善,请大家共同完善此贴,好让大家学习。章资料:原理讲解(以单片选闪存芯片为例): 这种只有一个闪存焊位的主控板意味着叠焊只能打造单通道U盘。单通道,顾名思义就是只有一个读写通道(即数据总线),多片闪存共享同一个8位的数据总线。为了能够保证读写的时候不发生混乱,主控必须保证同一时刻只有一片闪存占用数据

6、总线,这就需要片选信号来选中这片闪存了。此次改造主要关心的是片选信号和忙信号。 CE片选信号(第9脚)是低电平有效的,U盘在不操作的时候,所有闪存芯片的片选信号都被设置为高电平,也就是说均未选中,各个闪存芯片的数据总线均呈现高阻态,数据总线空闲。当用户读写U盘的时候,主控会根据要访问的数据所在的位置将对应闪存芯片的片选管脚拉低,该芯片被选中,接下来主控发送的指令和数据都将被这片被选中的闪存来执行,而此时其他闪存芯片的数据总线仍处于高阻态,不会影响主控读写被选中闪存的过程。 R/B管脚(第7脚)为忙信号,当闪存接收到读数据指令而数据尚未送出时,以及闪存接收到写数据指令而数据上外完全写入存储矩阵时

7、,该管脚被闪存芯片内的控制逻辑拉低,主控得知此消息后会暂停读写操作,等待闪存读写完毕之后再继续进行读写。 支持Interleave功能的主控通常会要求把各个闪存芯片的R/B管脚分别接到主控的不同输入管脚上,这样主控可以得知每一片闪存各自的读写状态,并能够利用某片闪存忙的时间间隔去读写其他闪存芯片,从而提高整体的读写速度。鉴于还有不少XD不知道怎么飞线,今天我又折腾了一个。这回是8片F。够给力了吧!已经是4CE主控的极限了。以为AU6983速度就是那样了。原来上SLC是可以发挥它的潜力的。首先叠焊第三、四片,由于是单CE的F,也就是说CE跟RB都是9脚跟7脚有用。其它456跟10、14、15是NC的。弯好所有脚后,把7脚向左歪向旁边的6脚;把9脚歪向旁边的10脚。接下来第五、六、七、八片Flash的脚把7脚跟9脚挑开,记住要温柔,然后加锡拖焊。要保证各个F的平面之间没杂物,不然会不平,焊接就要返修了。下面图是我焊好的,飞好线的了。飞线顺序是: 第三片(单层的第三)F的7脚飞至底下F的5脚,9脚飞至底下F的14脚;第四片(单层第四)F的7脚飞至

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论