第8章 MOS场效应器件性能与设计(3)

1、半导体器件原理南京大学二、CMOS 性能参数 集成度、开关速度和功率消耗是VLSI的主要参数，该章内容关注影响开关速度的若干因数。2.1 基本CMOS电路元件半导体器件原理南京大学1。CMOS 反相器在任何一个状态, 仅有一个晶体管导通, 没有静态电流与功率消耗.半导体器件原理南京大学（1）CMOS反相器的传输特性半导体器件原理南京大学Vout-Vin 曲线的高到低转变区的陡峭度反映了数字电路 的性能. 高低转变点发生在中点: Vin=Vdd/2IP=IN Wp/Wn=In/Ip对短沟道器件, In/Ip要小一些(速度饱和效应)A-C, nMOSFET工作在饱和区, pMOSFET工作在线性区

2、B-D, pMOSFET工作在饱和区, nMOSFET工作在线性区半导体器件原理南京大学psatpddPsatddpnsatnddNsatddnddinNoutoutddinNddoutoutIWCVICVIWCVICVVVIdtdVCdtdVCCVVIdtVVdCdtVdC2222)()()()() 0(（2） CMOS反相器的开关特性 开及关的延迟相等半导体器件原理南京大学半导体器件原理南京大学（3）开关能量与功率消耗(每一循环消耗CV2dd的能量) P=CV2ddfnMOSFET: pMOSFET: 2222222/ 12/ 12/ 12/ 1ddddddddddddddddddddVC

3、VCVCQVVCQVCVCVCQVVCQ（4）准静态的假设: 器件的响应时间,或电荷重新分布的时间小于电压变化时间(寄生电容决定)-电流随电压瞬速变化, 开关时间仅由寄生电容决定。 由载流子沟道穿越时间:L2/effVdd或 L/vsat决定半导体器件原理南京大学2。CMOS 与门和或门电路(逻辑计算) 在与电路中,nMOSFET串联在输出端与地之间, pMOSFET并联在电源与输出端之间.(所有输入端处于高电平时,输出为低.) 更多地采用于CMOS技术中.半导体器件原理南京大学在或电路中,nMOSFET并联在输出端与地之间, pMOSFET串联在电源与输出端之间.(所有输入端处于低电平时,输

4、出为高.)半导体器件原理南京大学双输入CMOS与门电路晶体管N1的工作由Vx决定, 开启状态:Vin1-Vx 和反向衬底偏压引起的阈值电压的增加.半导体器件原理南京大学2.2 寄生单元(电阻与电容)1。源漏电阻:半导体器件原理南京大学积累层电阻与扩展电阻积累层电阻依赖于栅压,被认为是Leff的一部分.扩展电阻:陡峭的源漏结, 注入点接近于沟道的金属结端点, 以上二电阻均很小.渐变的源漏结, 注入点离开金属结, 二电阻较大.)75. 0ln(2cjjspxxWR半导体器件原理南京大学薄层电阻: 接触电阻:短接触长接触)*4exp()coth(dsiBccsdcocccocsdccsdcosdsh

5、NmqhWRorWlRlWRWSR 自对准硅化物工艺中的电阻(薄层电阻和接触电阻均大大减小)半导体器件原理南京大学半导体器件原理南京大学2。寄生电容(结电容与交迭电容)jJjbiasidjsijWdCCVqNWC)( 2结电容半导体器件原理南京大学交迭电容)7()0()21ln(2)1ln(2oxovoxifofdogovoxjoxifoxgateoxofoxovoxoxovdotlWCCCVCtxWCttWCtWlCWlC半导体器件原理南京大学3。栅电阻: 0.25um以下器件中栅RC延迟不能忽略42WCtLLCCLRoxggoxoxoxg对大电流器件, 多指形的栅版图设计与源漏区的交叉分布

6、.半导体器件原理南京大学4。互连电阻与电容（1）互连电容在CMOS反相器或与门中可忽略, 但在VLSI芯片或系统中, 互连电阻与电容将对性能起重要的作用.半导体器件原理南京大学半导体器件原理南京大学当金属线或间距尺寸与绝缘或线厚度大致相等时,总电容显示一较宽的最低值.半导体器件原理南京大学（2）互连的等比例缩小所有线性尺寸, 金属线长度、宽度、厚度、间距和绝缘层厚度均等比例缩小.半导体器件原理南京大学半导体器件原理南京大学（3）互连电阻局域的互连：尺度的缩小不导致RC的问题)5.0()103(2121822pstWLstWLLCRwwwwwwwsiwwwww（4）大尺度互连的RC延迟（不同的等

7、比例缩小规则）半导体器件原理南京大学半导体器件原理南京大学2.3 CMOS 延迟对器件参数的依赖开关电阻、输入电容和输出电容延迟传递和延迟方程1. (1) CMOS反相器链的延迟传递半导体器件原理南京大学(2) 延迟方程：开关电阻、输入与输出电容（有负载）ppddpswpnnddnswnoutinswLinoutswIWVkRIWVkRCCRCCFOCR;)()(int三级输出：半导体器件原理南京大学(3) CMOS延迟等比例变化：理想情况下将等比例减小。电阻减小两倍，而电容基本不变（单位电容增加）但实际并非如此，因阈值电压与关断电流的矛盾。半导体器件原理南京大学2. 延迟对沟道宽度、长度和栅

8、氧化层厚度的依赖（1）CMOS延迟对pMOSFET/nMOSFET宽度比的依赖半导体器件原理南京大学（2）器件宽度效应与负载电容inLLinoutswbLinoutswLoutswinoutswbLoutswCCKCCCRkCkCCRCkCkRkCCRCCR/)22()2()()()(min增大宽度将减小开关电阻，改善延迟。插入一缓冲区（宽度k）或驱动器，以提高驱动能力，减小负载延迟。半导体器件原理南京大学（3）延迟对沟道长度的依赖 速度饱和半导体器件原理南京大学反相器的延迟随沟道长度线性地改善（在设计范围内）半导体器件原理南京大学（4）延迟对栅氧化层厚度的依赖薄氧化层对延迟影响较小，但可减小

9、沟道长度，提高器件性能。半导体器件原理南京大学半导体器件原理南京大学3. 延迟对电源电压和阈值电压的影响)/()(ddonddswVVKVfR半导体器件原理南京大学电源电压与阈值电压设计平面中的功率与延迟的折衷mkTqVddoffddoffddacteIWVIWVPfCVP/02;半导体器件原理南京大学4. 延迟对寄生电阻和电容的依赖（1）延迟对寄生电阻的依赖半导体器件原理南京大学2）延迟对交迭电容的依赖半导体器件原理南京大学（3）米勒效应：电容两边的充电电压随时间而改变所引起dtdVCCCidtdVCdtdVCdtdVCdtdVCidtVVdCdtVVdCdtVVdCi)2()()()(32

10、132221332211半导体器件原理南京大学（4）延迟对结电容的依赖半导体器件原理南京大学5. 两路与门的延迟与体效应（1）两路与门的高和低开关高开关：N1和P1由input1的逻辑传输驱动，而input2保持Vdd，这样N2处于开态而P2处于关态半导体器件原理南京大学低开关： N2和P2由input2的逻辑传输驱动，而input1保持Vdd，这样N1处于开态而P1处于关态半导体器件原理南京大学半导体器件原理南京大学输入电容与反相器相同， 但输出电容较大；同时开关电阻也较大，使延迟增大。半导体器件原理南京大学（2）延迟对体效应的依赖漏区体效应系数的增大将导致器件饱和电流的减小体效应和电流的减

11、小导致阈值电压的增大（特别当源电势高于体电势时，如与门电路中）半导体器件原理南京大学2.4 先进CMOS器件的性能参数 SOI CMOS、0.1 um CMOS中的速度过冲、SiGe MOSFET 和低温CMOS。SOI CMOS1. SOI 衬底由氧离子注入（SIMOX）和键合技术，材料技术与现有CMOS兼容性的进步，使之特别适合于VLSI的应用。半导体器件原理南京大学特性：很小的结电容，源漏的结电容几乎被消除无体效应，如双端与门中，N1的阈值电压不会由于体效应而下降，因为它们的体电势会随源而变化(Vx )。免除软偏差，结端积累的少数载流子（硅中高能辐射产生）会扰乱逻辑存储态，而埋藏的氧化层

12、将大幅度减少受离化辐射的体积。（1）部分耗尽和全部耗尽SOI MOSFETS部分耗尽：硅层厚度大于最大栅耗尽层厚度全部耗尽：硅层厚度小于最大栅耗尽层厚度半导体器件原理南京大学长沟道器件FD SOI MOSFETS的亚阈值斜率接近理想值(体效应系数接近1，Wdm很大)低阈值电压和工作电压。短沟道器件中，埋层氧化层象一宽的栅耗尽区，使源漏电场极易穿过而导致差的短沟道效应。在PD SOI MOSFETS中，中性区的存在导致浮置的体效应，在一特定情况下会提高电路速度，但漏电流的过冲则总是存在的。中性区的电位依赖于开关频度。（2） SOI CMOS性能参数（强烈依赖于负载）)(LinoutSWCCFOCR半导体器件原理南京大学半导体器件原理南京大学2. SiGe 或应变硅MOSFET SiGe 或应变硅中载流子的迁移率较体硅中有一增加空穴迁移率在张应力或压应力下均增加（简并度的解除和传导质量的减小）电子迁移率在张应力下增加（传导质量的减小导致较低的两个能