第三章 DIGITAL CIRCUITS(2014)--part 2——廖昌俊

1、数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 1 1Chapter 3 DIGITAL CIRCUITS 3.4 Electronic Behavior of CMOS Circuits ( (CMOS电路的电气特性电路的电气特性) )Logic Voltage Levels (逻辑电压电平逻辑电压电平)DC Noise Margins (直流噪声容限直流噪声容限)Fun-Out (扇出扇出)物理上的物理上的而不是逻辑上的而不是逻辑上的数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 2 23.4 Electr

2、onic Behavior of CMOS Circuits ( (CMOS电路的电气特性电路的电气特性) )Speed, Power Consumption (速度、功耗速度、功耗)Noise, Electrostatic Discharge (噪声、静电放电噪声、静电放电)Open-Drain Outputs, Three State Outputs (漏极开路输出、三态输出漏极开路输出、三态输出)Data SheetData Sheet（数据表（数据表）SpecificationsSpecifications( (规格说明规格说明) )（Table 3-3Table 3-3）数字逻辑设计

3、及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 3 33.5 CMOS Static/Steady-State Electrical Behavior ( (CMOS静态静态/稳态电气特性稳态电气特性) )Logic Levels and Noise Margins ( 逻辑电平和噪声容限逻辑电平和噪声容限)VDD = +5.0VVOUTVINTpTnVOUTVIN5.01.53.55.0CMOS反向器电压传输特性反向器电压传输特性数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 4 4Logic Levels Specif

4、ications (逻辑电平规格逻辑电平规格)HIGH (高态高态)ABNOMAL(不正常状态不正常状态)LOW (低态低态)VOLmaxVILmaxVIHminVOHminVCC0.1V地地0.1V0.7VCC0.3VCC3.5 CMOS Steady-State Electrical Behavior VCC 0数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 5 53.5 CMOS Steady-State Electrical Behavior DC Noise Margin（直流噪声容限直流噪声容限）HIGH (高态高态)ABNOMAL(不正常

5、状态不正常状态)LOW (低态低态)VOLmaxVILmaxVIHminVOHmin30%VCC0.1VHow much noise it takes to corrupt a worse-case output voltage into a value that may not be recognized properly by an input.(多大的噪声会使最坏输出多大的噪声会使最坏输出电压被破坏得不可识别电压被破坏得不可识别)数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 6 63.5.2 Circuit Behavior with Resi

6、stive Loads ( (带电阻性负载的电路特性带电阻性负载的电路特性) )Require nontrivial amounts of current to operate(要求有一定的驱动电流才能工作要求有一定的驱动电流才能工作)VCCAZVCCRThevRpRnVThev +VOUTVIN数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 7 7VCC = + 5.0VRp1M RnResistive Loads(电阻性电阻性负载负载)VOLmaxIOLmaxWhen the Output in the LOW state( 输出为低态时输出为低态

7、时) VOUT 1M Resistive Loads(电阻性电阻性负载负载)VOHminIOHmaxWhen the Output in the HIGH state(输出为高态时输出为高态时) VOUT = VOHminThe Output Source Current(输出端提供电流输出端提供电流)The Maximum Current the Output can Source能提供的最大电流能提供的最大电流 IOHmax（拉电流）（拉电流）3.5.2 Circuit Behavior with Resistive Loads 数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学

8、廖昌俊廖昌俊20142014 9 9VCC = + 5.0VRThevVThev +When the Output in the HIGH state,Estimate the Source current(输出为高态时，估计提供电流输出为高态时，估计提供电流)：ThevThevCCOUTRVVI3.5.2 Circuit Behavior with Resistive Loads 数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 1010VCC = + 5.0VRThevVThev +When the Output in the LOW state,E

9、stimate the Sink current(输出为低态时，估计吸收电流输出为低态时，估计吸收电流)：ThevThevOUTRVI3.5.2 Circuit Behavior with Resistive Loads 数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 11 11VCC = + 5.0V400 2.5k VIN 1.5VVOUT 4.31VVCC = + 5.0V4k 200 VIN 3.5VVOUT 0.24VOutput voltage away from the power-supply rail (Further with a

10、resistive load 输出电压变坏（有电阻性负载时更差）输出电压变坏（有电阻性负载时更差）Whats worse: Output current , Power Consumption (更更糟糕的是：输出端电流糟糕的是：输出端电流 ，功耗，功耗 )3.5.3 Circuit Behavior with Non-ideal Inputs ( (非理想输入时的电路特性非理想输入时的电路特性) )数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 12123.5.4 Fan-out（扇出（扇出）The Number of Inputs that the

11、 Gate can drive without exceeding its worst-case loading specifications. (在不超出其最坏情况负载规格的条件下，在不超出其最坏情况负载规格的条件下， 一个逻辑门能驱动的输入端个数。一个逻辑门能驱动的输入端个数。)Fan-out must be examined for both possible output states, HIGN and LOW (扇出需考虑输出高电平和低电平两种状态扇出需考虑输出高电平和低电平两种状态)Overall Fan-out = Min (HIGH-state and LOW-state )

12、 总扇出总扇出min（高态扇出，低态扇出）高态扇出，低态扇出）DC Fan-out and AC Fan-out (直流扇出直流扇出 和和 交流扇出交流扇出)数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 131374HCT Drives 74LSLOW Fan-Out ( (低态扇出低态扇出): ):Fan-out ( (扇出扇出) )104 . 04 mAmAIIILOL HIGH Fan-Out ( (高态扇出高态扇出) )：200204 AmAIIIHOH 高态剩余驱动能力：高态剩余驱动能力：CMOS: 74HCTIOH = 4 mAIOL =

13、 4 mAIIH = 1 AIIL = 1 ATTL: 74LSIOH = 400 AIOL = 8 mAIIH = 20 AIIL = 0.4 mAmAAmA8 . 32004 总扇出总扇出数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 14143.5.5 Effects of Loading ( (负载效应负载效应) )Loading an Output Beyond its rated Fan-out： 当输出负载大于它的扇出能力时当输出负载大于它的扇出能力时 1、Output Voltage become Worse 输出电压变差（不符合逻辑电

14、平的规格）输出电压变差（不符合逻辑电平的规格） 2、Propagation Delay, Rise and Fall time may Increase ( 传输延迟和转换时间变长传输延迟和转换时间变长 ) 3、Temperature of the device may Increase, Reducing Reliability, Causing device Failure (温度可能升高，可靠性降低，器件失效温度可能升高，可靠性降低，器件失效)数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 15153.5.6 Unused Inputs ( (不

15、用的不用的CMOS输入端输入端) )Never be left Unconnected (or Floating) ( 不用的不用的CMOS输入端绝不能悬空输入端绝不能悬空 )XZ1k +5VXZXZIncrease the capacitive load on the driving signal and may slow things down. (增加了驱动增加了驱动信号的电容负载，使操作变慢信号的电容负载，使操作变慢)数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 16163.5.7 How to Destroy a COMS Device?如

16、何毁坏如何毁坏COMS器件？器件？P112数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 17173.6 CMOS Dynamic Electrical Behavior ( (CMOS动态电气特性动态电气特性) ) Both the Speed and Power Consumption of a CMOS device depend to a large extent on AC or Dynamic Characteristics of the device and its load ( CMOS器件的器件的速度速度和和功耗功耗在很大程度上取决在

17、很大程度上取决于器件及其负载的于器件及其负载的动态特性动态特性。)数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 18183.6 CMOS Dynamic Electrical Behavior ( (CMOS动态电气特性动态电气特性) )Speed depends on two characteristics ( 速度取决于两个特性速度取决于两个特性)：Transition Time（转换时间（转换时间）Propagation Delay（传播延迟（传播延迟）The amount of Time that the Output of a logic

18、circuit takes to Change from one state to another.(逻辑电路的输出从一种状态变为另一种状态所需的时间逻辑电路的输出从一种状态变为另一种状态所需的时间)The amount of Time that it takes for a Change in the Input signal to produce a Change in the Output signal.(从输入信号变化到产生输出信号变化所需的时间从输入信号变化到产生输出信号变化所需的时间)Figure 3-36Figure 3-42数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科

19、技大学廖昌俊廖昌俊20142014 19193.6.1 Transition Time ( (转换时间转换时间) ) Rise time (tr) and Fall time (tf ) (上升时间上升时间tr 和和 下降时间下降时间tf )The “On” transistor Resistance ( 晶体管的晶体管的“导通导通”电阻电阻 )Stray Capacitance（寄生电容（寄生电容）VCC = + 5.0VRLRpRnVL+CL电容两端电压不能突变电容两端电压不能突变“Time-Constant equals Transition-Time”(在在实际电路中实际电路中,可用可

20、用时间时间常数常数近似近似转换时间转换时间)数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 20203.6.2 Propagation Delay ( (传播延迟传播延迟) )VINVOUTSignal Path: the electrical path from a particular input signal to a particular output signal of a logic element.( (信号通路：一个特定输入信号到逻辑元件的特定信号通路：一个特定输入信号到逻辑元件的特定 输出信号所经历的电气通路。输出信号所经历的电气通路

21、。) ) Figure 3-42pLHtpHLt数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 21213.6.3 Power Consumption ( (功率损耗功率损耗) )Static Power Dissipation ( 静态功耗静态功耗 )Dynamic Power Dissipation ( 动态功耗动态功耗 )两个管子瞬间同时导通产生的功耗两个管子瞬间同时导通产生的功耗 PT对负载电容充、放电所产生的功耗对负载电容充、放电所产生的功耗 PLPL 与负载电容、与负载电容、输入信号频率、输入信号频率、 (VCC ) 2 成正比成正比 PT

22、 与与VCC 的大小、的大小、输入波形的好坏、输入波形的好坏、输入信号频率有关输入信号频率有关数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 22223.6.4 Current Spikes and Decoupling Capacitors ( (电流尖峰和去耦电容器电流尖峰和去耦电容器) )电流传输特性电流传输特性iDvI12VDDVDD = +5.0VVOUTVINTpTn见书见书P124数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 23233.7 Other CMOS Input and Output

23、 Structures （其他（其他CMOS输入输出结构）输入输出结构）Transmission Gates (传输门传输门)When EN = 0，EN_L = 1， Transistor Off, A,B Off( (晶体管截止，晶体管截止， A A、B B断开断开) )When EN = 1，EN_L = 0， Transistor On, A,B On( (晶体管导通，晶体管导通，A A、B B之间低阻之间低阻抗连接抗连接) )v双向器件双向器件v传播延迟非常短传播延迟非常短ENEN_LAB数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 242

24、4Schmitt-Trigger Inputs( (施密特触发器输入施密特触发器输入) )VOUTVIN5.02.1 2.95.0Input-Output Transfer Characteristic(电压传输特性电压传输特性)VT+VT-输输入入门限门限电压电压VT+VT-Use Feedback Internally( 采用内部反馈，边沿更陡采用内部反馈，边沿更陡 )Logic Symbol(逻辑符号逻辑符号)Hysteresis: Difference Between the Two Thresholds(滞后：两个门限电压之差滞后：两个门限电压之差)数字逻辑设计及应用数字逻辑设计及应

25、用电子科技大学电子科技大学廖昌俊廖昌俊20142014 2525Applications of Schmitt-Trigger ( (施密特触发器的应用施密特触发器的应用) )波形变换波形变换数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 2626脉冲整形脉冲整形Applications of Schmitt-Trigger ( (施密特触发器的应用施密特触发器的应用) )数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 2727脉冲鉴幅脉冲鉴幅Applications of Schmitt-Trigger (

26、(施密特触发器的应用施密特触发器的应用) )数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 2828Three-State Outputs ( (三态输出三态输出) )VCCOUTENAWhen EN=0， C=1, Tp Off ( (截止截止) ) B=1, D=0, Tn Off Hi-Z, High-Impedance /Floating State( (高阻态高阻态/ /悬空态）悬空态）BCDTpTn数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 2929Three-State Outputs ( (

27、三态输出三态输出) )VCCOUTENAWhen EN=1， C=A , B=0 , D=AOutput Controlled by A is Logic Levels:High or Low( (由由A A控制输出为控制输出为: : 逻辑逻辑0 0 或或 逻辑逻辑1 1) )BCDTpTnAENOUT逻辑符号逻辑符号数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 3030输出电平？输出电平？造成逻辑混乱造成逻辑混乱很大的负载电流很大的负载电流同时流过输出级同时流过输出级可使门电路损坏可使门电路损坏Open-Drain Outputs ( (漏极开路输

28、出漏极开路输出) )VCCAZActive Pull-Up( 有源上拉有源上拉 )VCCB低低高高有源上拉的有源上拉的CMOSCMOS器件器件其输出端不能直接相联其输出端不能直接相联100 1M 100 1M 数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 3131ABZVCCVCCR 上拉电阻上拉电阻ABZ逻辑符号逻辑符号希望尽量小，减少上升时间希望尽量小，减少上升时间太小则吸收电流太大太小则吸收电流太大应用：驱动应用：驱动LED、线与、线与、 驱动多源总线驱动多源总线Open-Drain Outputs ( (漏极开路输出漏极开路输出) )Logi

29、c Symbol数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 3232ABZVCCVCCRCDVCCZ = Z1 Z2 = (AB) (CD) = (AB + CD)Wired Logic of Open-Drain Outputs( (漏极开路输出的线连逻辑漏极开路输出的线连逻辑) )Z1Z2Wired AND (线与线与)第第4章章 反演定理反演定理数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 33333.9 Bipolar Logic ( (双极逻辑双极逻辑) )Diode TransferChara

30、cteristic(二极管开关特性二极管开关特性)Thresholds(门限电压门限电压)Breakdown(反向击穿反向击穿)Leakage Current (漏电流漏电流)viVTI s数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 34343.9 Bipolar Logic ( (双极逻辑双极逻辑) )Diode TransferCharacteristic(二极管开关特性二极管开关特性)viVTI sForward Biased(正偏（导通）正偏（导通）)+Reverse Biased(反偏（截止）反偏（截止）)+RfVd25 0.6V数字逻辑

31、设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 3535Diode Logic (二极管逻辑二极管逻辑)ABD1D2RVCCY02V Low (低电平低电平) 0 ( 逻辑逻辑0)23V Noise Margin (噪声电平）噪声电平） Undefined (未定义未定义)35V High (高电平高电平) 1 (逻辑逻辑1)Diode AND Gate( 二极管与门二极管与门 )3.9 Bipolar Logic ( (双极逻辑双极逻辑) )数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 3636Diode Logi

32、c (二极管逻辑二极管逻辑)ABD1D2RVCCY 电平偏移：输出和输入的数值不相等电平偏移：输出和输入的数值不相等 不能直接驱动负载不能直接驱动负载 通常用于集成电路内部的逻辑单元通常用于集成电路内部的逻辑单元Diode AND Gate( 二极管与门二极管与门 )3.9 Bipolar Logic ( (双极逻辑双极逻辑) )数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 3737Bipolar Junction Transistors ( (双极结型晶体管双极结型晶体管) )截止区截止区放大区放大区饱和区饱和区Base(基极基极)Collecto

33、r(集电极集电极)Emitter发射极发射极VCCvo+-vi+-RBRCiCTransistor Logic Inverter( 三极管反相器三极管反相器 )数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 3838Schottky Transistors ( (肖特基晶体管肖特基晶体管) )三极管内部电荷的建立和消散都需要时间三极管内部电荷的建立和消散都需要时间 存储时间（传输延迟的重要部分）存储时间（传输延迟的重要部分）确保晶体管正常工作时不进入深度饱和确保晶体管正常工作时不进入深度饱和利用肖特基二极管利用肖特基二极管Vd = 0.25V基极基极集

34、电极集电极发射极发射极数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 39393.10 Transistor-Transistor Logic ( (晶体管晶体管逻辑晶体管晶体管逻辑) )TTL NAND Gate Operating Principle ( TTL与非门工作原理与非门工作原理 )TTL Logic Electrical Behavior ( TTL逻辑的电气特性逻辑的电气特性 )Logic Levels and Noise Margins ( 逻辑电平和噪声容限逻辑电平和噪声容限 )Fan-out, Driving ability,

35、Behavior of Resistive loads ( 扇出、驱动能力、电阻性负载特性扇出、驱动能力、电阻性负载特性 )Unused Inputs ( 不用的输入端不用的输入端 ) TTL TTL系列系列 LOW ( (低态低态) )：0.00.00.80.8V V HIGH ( (高态高态) )：2.05.02.05.0V V数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 4040Additional TTL Gate Types ( 其它其它TTL电路电路 )Tri-State output, Open-Collector Gate ( 三态输

36、出、集电极开路三态输出、集电极开路OC门门 )NOR Gate, Non-inverter ( 或非门、非反相门或非门、非反相门 )3.10 Transistor-Transistor Logic( ( 晶体管晶体管逻辑晶体管晶体管逻辑 ) )数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 4141ABZVCC = +5VQ2Q3Q4Q5Q6D1AD1BPush-Pull Output( 推拉式输出推拉式输出 )数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 4242Push-Pull Output推拉式输出推

37、拉式输出二极管与门二极管与门输入输入保护保护低低导导通通截截止止截止截止高高低低ABZVCC = +5VQ2Q3Q4Q5Q6D1AD1B数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 4343分分相相器器二极管与门二极管与门输入输入保护保护高高导导通通导通导通1.0V0.7VABZVCC = +5VQ2Q3Q4Q5Q6D1AD1BPush-Pull Output( 推拉式输出推拉式输出 )输入与非门输入与非门数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 4444Logic Families ( ( 逻辑系列逻

38、辑系列 ) )3.8 CMOS Families HC、HCT High speed (高速高速)AHC、AHCTFCT、FCT-T3.11 3.11 TTL FamiliesTTL FamiliesH High Speed (高速高速)S Schottkey (肖特基肖特基)L Low Power 低功耗（低功耗（LS）A Advanced (高级高级)（AS、ALS）F Fast Speed (快速快速 )7454FAM nnDevice Marks (器件标号器件标号)对称输出驱动对称输出驱动数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 454

39、53.12 CMOS/TTL Interfacing ( (接口接口) )Need Consider: Noise Margin, Fan-out, Capacitance Loads （需要考虑：噪声容限、扇出、电容负载）（需要考虑：噪声容限、扇出、电容负载）Abnormal(不正常状态不正常状态)VOLmax0.5VOHmin2.7VIHmin2.0VILmax0.8TTLAbnormal(不正常状态不正常状态)VOLmax0.33VILmax0.8VIHmin2.0VOHmin3.84CMOS数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 464

40、674HCT Drives 74LS HIGH: 3.84 2.0 = 1.84V LOW: | 0.33 0.8 | = 0.47VABNORMAL(不正常状态不正常状态)VOLmax0.33VILmax0.8VIHmin2.0VOHmin3.8474HCTABNORMAL(不正常状态不正常状态)VOLmax0.5VOHmin2.7VIHmin2.0VILmax0.874LS74LS Drives 74HCT HIGH: 2.7 2.0 = 0.7V LOW: | 0.5 0.8 | = 0.3V1、DC Noise Margin ( (直流噪声容限直流噪声容限) )数字逻辑设计及应用数字逻

41、辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 474774HCT Drives 74LSLOW Fan-Out ( (低态扇出低态扇出): ):2、Fan-OUT ( (扇出扇出) )104 . 04 mAmAIIILOL HIGH Fan-Out ( (高态扇出高态扇出) )：200204 AmAIIIHOH 高态剩余驱动能力：高态剩余驱动能力：CMOS: 74HCTIOH = 4 mAIOL = 4 mAIIH = 1 AIIL = 1 ATTL: 74LSIOH = 400 AIOL = 8 mAIIH = 20 AIIL = 0.4 mAmAAmA8 . 32004

42、 总扇出总扇出数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 48482、Fan-Out ( (扇出扇出) )CMOS: 74HCTIOH = 4 mAIOL = 4 mAIIH = 1 AIIL = 1 ATTL: 74LSIOH = 400 AIOL = 8 mAIIH = 20 AIIL = 0.4 mA思考：思考：7474LS(TTL)LS(TTL)驱动驱动7474HCT(CMOS)HCT(CMOS)的情况？的情况？为什么说用为什么说用TTLTTL驱动驱动TTLTTL兼容的兼容的CMOSCMOS输入端几乎不用考虑直流扇出的限制？输入端几乎不用考

43、虑直流扇出的限制？P96表表3-6P97表表3-7P115表表3-11数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 49493.13 Low-Voltage CMOS Logic and Interfacing ( (低电压低电压CMOS逻辑和接口逻辑和接口) )数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 5050LVTTL输出可直接输出可直接驱动驱动TTL输入端输入端如果输入是如果输入是5V容许容许的，的，TTL输出可驱输出可驱动动LVTTL输入端输入端如果如果LVTTL输出是输出是5V容许的，容许的，

44、TTL和和LVTTL三态输出可三态输出可驱动同一总线驱动同一总线数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 51513.14 Emitter-Coupled Logic( (发射极耦合逻辑发射极耦合逻辑ECL)ECL)How to improve speed (如何提高速度如何提高速度)？ Preventing Transistor Saturation (防止晶体管饱和防止晶体管饱和)Current - Mode Logic (CML,电流型逻辑电流型逻辑)Or Emitter-Coupled Logic（ECL, 也称为：也称为：发射极耦合发射

45、极耦合）数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 5252LOW Input：3.63.6V VVCC = 5.0VR1300 R2330 INOUT1OUT2VBB 4.0VR31.3k VEE = 0.0VQ1 Q2Q2 ON First( (抢先导通抢先导通) )Basic CML Circuit ( (基本基本CML电路电路) )Q1 OFF ( (截止截止) )OUT1 = 5.0VOUT1 = 5.0VOUT2 = 4.2VOUT2 = 4.2VHIGH Output( (输出高态输出高态) )5.05.0V V4.24.2V V数字逻辑设计及应用数字逻辑设计及应用电子科技大学电子科技大学廖昌俊廖昌俊20142014 5353HIGH Input( (输入高态输入高态) )：4.44.4V VVCC = 5.0VR1300 R2330 INOUT1OUT2VBB 4.0VR31