基于FPGA的电机测速装置_第1页
基于FPGA的电机测速装置_第2页
基于FPGA的电机测速装置_第3页
基于FPGA的电机测速装置_第4页
基于FPGA的电机测速装置_第5页
已阅读5页，还剩3页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、2017年 1月 6日 星期五功能展示实现功能：实现功能：读取电机增量码盘输出信号，用数码管显示计数反应转过的角度，用发光二极管亮的个数反应转速大小。通过拨码开关可使数码管显示当前转速。效果演示效果演示实现方法1.顶层设计顶层设计【LVDStrans】差分转单端信号【system0】 数据处理，控制数码管和LED实现方法2.1差分信号转单端信号差分信号转单端信号低电压差分信号传输（LVDS）接口具有高速率、低功耗、低噪声和低电磁干扰等优点，在高速数字系统设计中具有广泛应用。为保证采集信号的可靠和稳定，需要将电机码盘输出的差分信号转换成单端信号。差分信号采用Differential Input

2、Buffer(IBUFDS) IP核转换。专用的输入管脚是成对分配的，且I/O标准是默认LVDS_25模式。实现方法2.2正交解码正交解码参考机械鼠标硬件电路，由两个移位寄存器和两个异或门运算组成。当检测到跳变沿时count_enable置1，再根据count_direction判断方向。第一个触发器用于将外部信号与内部时钟信号同步，以免引入亚稳态。正转：正转：当满足以下任何一个条件，计数器即加1A相出现上升沿时，B相为低电平；B相出现上升沿时，A相为高电平；B相出现下降沿时，A相为低电平；A相出现下降沿时，B相为高电平。反转：反转：当满足以下任何一个条件，计数器即减1A相出现上升沿时，B相为

3、高电平；B相出现上升沿时，A相为低电平；B相出现下降沿时，A相为高电平；A相出现下降沿时，B相为低电平。Reference: http:/ MicroBlaze系统搭建系统搭建intcMicroBlazeTimerGPIO_0GPIO_1_DIPGPIO_2_LEDSUartLitePLB总线总线码盘读取码盘读取结果输入结果输入拨码开关拨码开关状态输入状态输入数码管、发光二数码管、发光二极管控制输出极管控制输出中断中断信号信号实现方法3.2 程序设计程序设计/*主函数*/int main(void) /各模块初始化 while(1) /读拨码开关 if(/*显示速度*/)/数码管显示速度 else/数码管显示位置 /控制LED亮灭 return 0;/*定时器中断函数*/void TimerCounterHandler() if(/*中断

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论