电大考试《计算机组成原理》期末10套复习试题及答案参考资料小抄汇总

1、计算机组成原理本科生期末试卷 二一 选择题（每小题1分，共10分）1 六七十年代，在美国的_州，出现了一个地名叫硅谷。该地主要工业是_它也是_的发源地。A 马萨诸塞 ，硅矿产地，通用计算机B 加利福尼亚，微电子工业，通用计算机C加利福尼亚，硅生产基地，小型计算机和微处理机D加利福尼亚，微电子工业，微处理机2 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_。A 阶符与数符相同为规格化数B 阶符与数符相异为规格化数C 数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数3 定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是_。A -

2、215 +（215 -1） B -（215 1） +（215 1） C -（215 + 1） +215 D -215 +215 4 某SRAM芯片，存储容量为64K16位，该芯片的地址线和数据线数目为_。A 64，16 B 16，64 C 64，8 D 16，16 。5 交叉存贮器实质上是一种_存贮器，它能_执行_独立的读写操作。A 模块式，并行，多个 B 模块式串行，多个C 整体式，并行，一个 D 整体式，串行，多个6 用某个寄存器中操作数的寻址方式称为_寻址。A 直接 B 间接 C 寄存器直接 D 寄存器间接7 流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相

3、比，一个 m段流水CPU_。A 具备同等水平的吞吐能力 B不具备同等水平的吞吐能力C 吞吐能力大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力8 描述PCI总线中基本概念不正确的句子是_。A HOST 总线不仅连接主存，还可以连接多个CPUB PCI 总线体系中有三种桥，它们都是PCI 设备C 以桥连接实现的PCI总线结构不允许许多条总线并行工作D 桥的作用可使所有的存取都按CPU 的需要出现在总线上9 计算机的外围设备是指_。A 输入/输出设备 B 外存储器C 远程通信设备 D 除了CPU 和内存以外的其它设备10 中断向量地址是：_。A 子程序入口地址 B 中断服务例行程序入口地址C中断服

4、务例行程序入口地址的指示器 D 中断返回地址二. 填空题 （每题3分，共15分）1 为了运算器的A. _，采用了B. _进位，C. _乘除法和流水线等并行措施。2 相联存储器不按地址而是按A. _访问的存储器，在cache中用来存放B. _，在虚拟存储器中用来存放C. _。3 硬布线控制器的设计方法是：先画出A. _流程图，再利用B. _写出综合逻辑表达式，然后用C. _等器件实现。4 磁表面存储器主要技术指标有A._，B. _，C. _，和数据传输率。5 DMA 控制器按其A. _结构，分为B. _型和C. _型两种。三 （9分）求证：X补+ Y 补 = X + Y 补 （mod 2）四 （

5、9分）某计算机字长32位，有16个通用寄存器，主存容量为1M字，采用单字长二地址指令，共有64条指令，试采用四种寻址方式（寄存器、直接、变址、相对）设计指令格式。五 （9分）如图B2.1表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8个存贮单元。问：（1） 当CPU 按虚拟地址1去访问主存时，主存的实地址码是多少？（2） 当CPU 按虚拟地址2去访问主存时，主存的实地址码是多少？（3） 当CPU 按虚拟地址3去访问主存时，主存的实地址码是多少？ 页号该页在主存中的起始地址虚拟地址 页号 页内地址332576415530 42000 38000 96000 60000

6、 40000 80000 50000 70000 1 2 3 15 0324 7 0128 48 0516 图B2.1六 （10分）假设某计算机的运算器框图如图B2.2所示，其中ALU为16位的加法器，SA 、SB为16位暂存器，4个通用寄存器由D触发器组成，Q端输出， 其读写控制如下表所示： 读控制 写控制 R0 RA0RA1选择 W WA0WA1选择 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不读出 1 1 1 1 0 0 0 1 1 x 0 1 0 1 xR0R1R2R3不写入 要求：（1）设计微指令格式。 （2）画出ADD，SUB两条指令微程序

7、流程图。七 （9分）画出单机系统中采用的三种总线结构。八 （9分）试推导磁盘存贮器读写一块信息所需总时间的公式。图B2.2九 （10分）机动题十 （10分）机动题 本科生期末试卷二答案 一选择题1. D 2. C 3. A 4. D 5. A 6. C 7. A 8. C 9. D 10. C二 填空题1. A.高速性 B.先行 C.阵列。2. A.内容 B.行地址表 C.页表和段表。3. A.指令周期 B.布尔代数 C.门电路、触发器或可编程逻辑。4. A.存储密度 B.存储容量 C.平均存取时间。5. A.组成结构 B.选择 C.多路。三 解：（1）x 0 , y 0 , 则x + y 0

8、 X补+ Y 补 = x + y = X + Y 补 （mod 2） (2) x 0 , y 0 或x + y 0时，2+(x+y)2，进位2必丢失，又因(x+y)0,所以X补+ Y 补 =x+y= X + Y 补 （mod 2）当x+y0时，2+(x+y)2，又因(x+y)0,所以X补+ Y 补 =x+y= X + Y 补 （mod 2） （3）x 0 , 则x + y 0 或x + y 0 这种情况和第2种情况一样，把x和y的位置对调即得证。 （4）x 0 , y 0 , 则x + y 0 因为 X补= 2 + x , Y 补 = 2 + y 所以X补+ Y 补 = 2 + x + 2 +

9、 y = 2 + （2 + x + y）上式第二部分一定是小于2大于1 的数，进位2必丢失，又因（x+y）ALUSB-ALUCLRP字段下址字段各字段意义如下：R 通用寄存器读命令W通用寄存器写命令.RA0RA1读R0R3的选择控制。WA0WA1写R0R3的选择控制。LDSA打入SA的控制信号。LDSB打入SB的控制信号。SB-ALU打开非反向三态门的控制信号。SB-ALU打开反向三态门的控制信号，并使加法器最低位加1。CLR暂存器SB清零信号。 一段微程序结束，转入取机器指令的控制信号。（2）ADD、SUB两条指令的微程序流程图见图B2.3所示。七三种系统总线结构如图B2.4所示，从上到下为

10、单总线，双总线，三总线： 图B2.4八解：设读写一块信息所需总时间为T，平均找到时间为Ts，平均等待时间为TL，读写一块信息的传输时间为Tm，则：T=TsTLTm。假设磁盘以每秒r转速率旋转，每条磁道容量为N个字，则数据传输率=rN个字/秒。又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在Tm（n / rN）秒的时间中传输完毕。TL是磁盘旋转半周的时间，TL=（1/2r）秒，由此可得： T=Ts1/2rn/rN 秒本科生期末试卷 二 二 选择题（每小题1分，共10分）1 六七十年代，在美国的_州，出现了一个地名叫硅谷。该地主要工业是_它也是_的发源地。A 马萨诸塞 ，硅矿产地，通用计

11、算机B 加利福尼亚，微电子工业，通用计算机C加利福尼亚，硅生产基地，小型计算机和微处理机D加利福尼亚，微电子工业，微处理机2 若浮点数用补码表示，则判断运算结果是否为规格化数的方法是_。A 阶符与数符相同为规格化数B 阶符与数符相异为规格化数C 数符与尾数小数点后第一位数字相异为规格化数D数符与尾数小数点后第一位数字相同为规格化数3 定点16位字长的字，采用2的补码形式表示时,一个字所能表示的整数范围是_。A -215 +（215 -1） B -（215 1） +（215 1） C -（215 + 1） +215 D -215 +215 4 某SRAM芯片，存储容量为64K16位，该芯片的地址

12、线和数据线数目为_。A 64，16 B 16，64 C 64，8 D 16，16 。5 交叉存贮器实质上是一种_存贮器，它能_执行_独立的读写操作。A 模块式，并行，多个 B 模块式串行，多个C 整体式，并行，一个 D 整体式，串行，多个6 用某个寄存器中操作数的寻址方式称为_寻址。A 直接 B 间接 C 寄存器直接 D 寄存器间接7 流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个 m段流水CPU_。A 具备同等水平的吞吐能力 B不具备同等水平的吞吐能力C 吞吐能力大于前者的吞吐能力 D吞吐能力小于前者的吞吐能力8 描述PCI总线中基本概念不正确的句子是

13、_。A HOST 总线不仅连接主存，还可以连接多个CPUB PCI 总线体系中有三种桥，它们都是PCI 设备C 以桥连接实现的PCI总线结构不允许许多条总线并行工作D 桥的作用可使所有的存取都按CPU 的需要出现在总线上9 计算机的外围设备是指_。A 输入/输出设备 B 外存储器C 远程通信设备 D 除了CPU 和内存以外的其它设备10 中断向量地址是：_。A 子程序入口地址 B 中断服务例行程序入口地址C中断服务例行程序入口地址的指示器 D 中断返回地址二. 填空题 （每题3分，共15分）1 为了运算器的A. _，采用了B. _进位，C. _乘除法和流水线等并行措施。2 相联存储器不按地址而

14、是按A. _访问的存储器，在cache中用来存放B. _，在虚拟存储器中用来存放C. _。3 硬布线控制器的设计方法是：先画出A. _流程图，再利用B. _写出综合逻辑表达式，然后用C. _等器件实现。4 磁表面存储器主要技术指标有A._，B. _，C. _，和数据传输率。5 DMA 控制器按其A. _结构，分为B. _型和C. _型两种。十一 （9分）求证：X补+ Y 补 = X + Y 补 （mod 2）十二 （9分）某计算机字长32位，有16个通用寄存器，主存容量为1M字，采用单字长二地址指令，共有64条指令，试采用四种寻址方式（寄存器、直接、变址、相对）设计指令格式。十三 （9分）如图

15、B2.1表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8个存贮单元。问：（4） 当CPU 按虚拟地址1去访问主存时，主存的实地址码是多少？（5） 当CPU 按虚拟地址2去访问主存时，主存的实地址码是多少？（6） 当CPU 按虚拟地址3去访问主存时，主存的实地址码是多少？ 页号该页在主存中的起始地址虚拟地址 页号 页内地址332576415530 42000 38000 96000 60000 40000 80000 50000 70000 1 2 3 15 0324 7 0128 48 0516 图B2.1十四 （10分）假设某计算机的运算器框图如图B2.2所示，其

16、中ALU为16位的加法器，SA 、SB为16位暂存器，4个通用寄存器由D触发器组成，Q端输出， 其读写控制如下表所示： 读控制 写控制 R0 RA0RA1选择 W WA0WA1选择 1 1 1 1 0 0 0 1 1 x 0 1 0 1 x R0 R1 R2 R3 不读出 1 1 1 1 0 0 0 1 1 x 0 1 0 1 xR0R1R2R3不写入 要求：（1）设计微指令格式。 （2）画出ADD，SUB两条指令微程序流程图。十五 （9分）画出单机系统中采用的三种总线结构。十六 （9分）试推导磁盘存贮器读写一块信息所需总时间的公式。图B2.2十七 （10分）机动题十八 （10分）机动题 本科

17、生期末试卷二答案 一选择题1. D 2. C 3. A 4. D 5. A 6. C 7. A 8. C 9. D 10. C二 填空题6. A.高速性 B.先行 C.阵列。7. A.内容 B.行地址表 C.页表和段表。8. A.指令周期 B.布尔代数 C.门电路、触发器或可编程逻辑。9. A.存储密度 B.存储容量 C.平均存取时间。10. A.组成结构 B.选择 C.多路。三 解：（1）x 0 , y 0 , 则x + y 0 X补+ Y 补 = x + y = X + Y 补 （mod 2） (2) x 0 , y 0 或x + y 0时，2+(x+y)2，进位2必丢失，又因(x+y)0

18、,所以X补+ Y 补 =x+y= X + Y 补 （mod 2）当x+y0时，2+(x+y)2，又因(x+y)0,所以X补+ Y 补 =x+y= X + Y 补 （mod 2） （3）x 0 , 则x + y 0 或x + y 0 这种情况和第2种情况一样，把x和y的位置对调即得证。 （4）x 0 , y 0 , 则x + y 0 因为 X补= 2 + x , Y 补 = 2 + y 所以X补+ Y 补 = 2 + x + 2 + y = 2 + （2 + x + y）上式第二部分一定是小于2大于1 的数，进位2必丢失，又因（x+y）ALUSB-ALUCLRP字段下址字段各字段意义如下：R 通

19、用寄存器读命令W通用寄存器写命令.RA0RA1读R0R3的选择控制。WA0WA1写R0R3的选择控制。LDSA打入SA的控制信号。LDSB打入SB的控制信号。SB-ALU打开非反向三态门的控制信号。SB-ALU打开反向三态门的控制信号，并使加法器最低位加1。CLR暂存器SB清零信号。 一段微程序结束，转入取机器指令的控制信号。（2）ADD、SUB两条指令的微程序流程图见图B2.3所示。七三种系统总线结构如图B2.4所示，从上到下为单总线，双总线，三总线： 图B2.4八解：设读写一块信息所需总时间为T，平均找到时间为Ts，平均等待时间为TL，读写一块信息的传输时间为Tm，则：T=TsTLTm。假

20、设磁盘以每秒r转速率旋转，每条磁道容量为N个字，则数据传输率=rN个字/秒。又假设每块的字数为n，因而一旦读写头定位在该块始端，就能在Tm（n / rN）秒的时间中传输完毕。TL是磁盘旋转半周的时间，TL=（1/2r）秒，由此可得： T=Ts1/2rn/rN 秒期末试卷二一. 选择题（每空1分，共20分）1 将有关数据加以分类、统计、分析，以取得有利用价值的信息，我们称其为_。A. 数值计算 B. 辅助设计 C. 数据处理 D. 实时控制2 目前的计算机，从原理上讲_。A. 指令以二进制形式存放，数据以十进制形式存放B. 指令以十进制形式存放，数据以二进制形式存放C. 指令和数据都以二进制形式

21、存放D. 指令和数据都以十进制形式存放3. 根据国标规定，每个汉字在计算机内占用_存储。A.一个字节 B.二个字节 C.三个字节 D.四个字节4. 下列数中最小的数为_。A.（101001）2 B.（52）8 C.（2B）16 D.（44）105. 存储器是计算机系统的记忆设备，主要用于_。A.存放程序 B.存放软件 C.存放微程序 D.存放程序和数据6. 设X= 0.1011，则X补为_。A.1.1011 B.1.0100 C.1.0101 D.1.10017. 下列数中最大的数是_。A.（10010101）2 B.（227）8 C.（96）16 D.（143）108. 计算机问世至今，新型

22、机器不断推陈出新，不管怎样更新，依然保有“存储程序”的概念，最早提出这种概念的是_。A.巴贝奇 B.冯. 诺依曼 C.帕斯卡 D.贝尔9. 在CPU中，跟踪后继指令地指的寄存器是_。A.指令寄存器 B.程序计数器 C.地址寄存器 D.状态条件寄存器10. Pentium-3是一种_。 A.64位处理器 B.16位处理器 C.准16位处理器 D.32位处理器11. 三种集中式总线控制中，_方式对电路故障最敏感。 A.链式查询 B.计数器定时查询 C.独立请求 12. 外存储器与内存储器相比，外存储器_。 A.速度快，容量大，成本高 B.速度慢，容量大，成本低 C.速度快，容量小，成本高 D.速度

23、慢，容量大，成本高13. 一个256K8的存储器，其地址线和数据线总和为_。 A.16 B.18 C.26 D.2014. 堆栈寻址方式中，设A为累加器，SP为堆栈指示器，MSP为SP指示的栈顶单元。如果进栈操作的动作顺序是（A）MSP，(SP)-1SP。那么出栈操作的动作顺序应为_。 A.(MSP)A，(SP)+1SP B.(SP)+1SP，(MSP)AC.(SP-1)SP，(MSP)A D.(MSP)A， （SP）-1SP15. 当采用_对设备进行编址情况下，不需要专门的I/O指令组。 A.统一编址法 B.单独编址法 C.两者都是 D.两者都不是16. 下面有关“中断”的叙述，_是不正确的

24、。A. 一旦有中断请求出现，CPU立即停止当前指令的执行，转而去受理中断请求B. CPU响应中断时暂停运行当前程序，自动转移到中断服务程序C. 中断方式一般适用于随机出现的服务D. 为了保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作17.下面叙述中，_是正确的。 A.总线一定要和接口相连 B.接口一定要和总线相连 C.通道可以替代接口 D.总线始终由CPU控制和管理18.在下述指令中，I为间接寻址，_指令包含的CPU周期数最多。 A.CLA B.ADD 30 C.STA I 31 D.JMP 2119.设寄存器位数为8位，机器数采用补码形式（含一位符号

25、位）。对应于十进制数-27，寄存器内为_。A.27H B.9BH C.E5H D.5AH20.某存储器芯片的存储容量为8K12位，则它的地址线为_。 A.11 B.12 C.13 D.14二. 填空题（每空1分，共20分）1. 计算机软件一般分为两大类：一类叫A._,另一类叫B._。操作系统属于 C._ 类。2. 一位十进制数，用BCD码表示需A._位二进制码 ，用ASCII码表示需B._位二进制码。3. 主存储器容量通常以KB表示，其中K=A._;硬盘容量通常以GB表示，其中G=B._。4. RISC的中文含义是A._,CISC的中文含义是B._。5. 主存储器的性能指标主要是存储容量、A.

26、_、B._和C._。6. 由于存储器芯片的容量有限，所以往往需要在A._和B._两方面进行扩充才能满足实际需求。7. 指令寻址的基本方式有两种，A._方式和B._方式。8. 存储器和CPU连接时，要完成A._的连接；B._的连接和C._的连接，方能正常工作。9. 操作控制器的功能是根据指令操作码和A._，产生各种操作控制信号，从而完成B._和执行指令的控制。三. 简答题（每题5分，共20分）1. 指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。2. 什么是指令周期？什么是机器周期？什么是时钟周期？三者之间的关系如何？3. 简要描述外设进行DMA操作的过程及DMA方式的

27、主要优点。4. 在寄存器寄存器型，寄存器存储器型和存储器存储器型三类指令中，哪类指令的执行时间最长？哪类指令的执行时间最短？为什么？四. 应用题（每题5分，共40分）1. 求十进制数-113的原码表示，反码表示，补码表示和移码表示（用8位二进制表示，并设最高位为符号位，真值为7位）。2. 某机指令格式如图所示：OP X D 15 10 9 8 7 0 图中X为寻址特征位，且X=0时，不变址；X=1时，用变址寄存器X1进行变址；X=2时，用变址寄存器X2进行变址；X=3时，相对寻址。设（PC）=1234H，（X1）=0037H, (X2)=1122H，请确定下列指令的有效地址（均用十六进制表示，

28、H表示十六进制） (1)4420H (2)2244H (3)1322H (4)3521H (5)6723H3. 将十进制数354 转换成二进制数、八进制数、十六进制数和BCD数。4. 浮点数格式如下：1位阶符，6位阶码，1位数符，8位尾数，请写出浮点数所能表示的范围（只考虑正数值）。5. 现有一64K2位的存储器芯片，欲设计具有同样存储容量的存储器,应如何安排地址线和数据线引脚的数目，使两者之和最小。并说明有几种解答。6. 异步通信方式传送ASCII码，数据位8位，奇校验1位，停止位1位。计算当波特率为4800时，字符传送的速率是多少？每个数据位的时间长度是多少？数据位的传送速率是多少？7.

29、已知某8位机的主存采用半导体存储器，地址码为18位，采用4K4位的SRAM芯片组成该机所允许的最大主存空间，并选用模块条形式，问：（1） 若每个模块条为32K8位，共需几个模块条？（2） 每个模块条内有多少片RAM芯片?（3） 主存共需多少RAM芯片？CPU需使用几根地址线来选择各模块？使用何种译码器？8. 画出中断处理过程流程图。期末试卷二答案一. 选择题：1.C 2.C 3.B 4.A 5.D 6.C 7.B 8.B 9.B 10.A 11.A 12.B 13.C 14.B 15.A 16.A 17.B 18.C 19.C 20C二. 填空题：1. A.系统软件 B.应用软件 C.系统软件

30、2. A.4 B.73. A.210 B.2304.A.精简指令系统计算机 B.复杂指令系统计算机5.A.存取时间 B.存储周期 C.存储器带宽6.A.字向 B.位向7.A.顺序寻址方式 B.跳跃寻址方式8.A.地址线 B.数据线 C.控制线9.A.时序信号 B.取指令三. 简答题：1. 时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。2. 指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也称为CPU周期，是指被确定为指令执行过程中的

31、归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。3. (1)外设发出DMA请求； （2）CPU响应请求，DMA控制器从CPU接管总线的控制； （3）由DMA控制器执行数据传送操作； （4）向CPU报告DMA操作结束。主要优点是数据数据速度快4. 寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。四. 应用题1. 原码 11110001

32、反码 10001110 补码 10001111 移码 000011112.（1）0020H （2）1166H （3）1256H （4）0058H （5）1257H3.（1）（354 ）10=（162.A）16 （2）（354 ）10=（101100010.1010）2 （3）（354 ）10=（542.5）8 （4）（354 ）10=（001101010100.011000100101）BCD4. 最小值2-1111110.00000001 最大值21111110.111111115. 设地址线x根，数据线y根，则 2xy=64K2 若 y=1 x=17 y=2 x=16 y=4 x=15 y

33、=8 x=14 因此，当数据线为1或2时，引脚之和为18 共有2种解答6. 每个字符格式包含十个位，因此字符传送速率 4800波特/10=480字符/秒 每个数据位时间长度T=1/4800=0.208ms 数据位传送速率8480=3840位/秒7. (2188）/（32k8）=8，故需8个模块(32k8）/（4k4）=16，故需16片芯片 共需816=128片芯片 为了选择各模块，需使用3:8译码器 即3根地址线选择模条。8中断处理过程流程图如图C2.1所示。 取指令 执行指令 否中断 是 响应中断关中断，即“中断屏蔽”置位 中 断转移到中断服务子程序 周 期 保存CPU现场 中设备服务 断

34、服恢复CPU现场 务 子 程开中断，即“中断屏蔽”复位 序 图C2.1试卷一：一.选择题（每小题1分，共20分）1.目前我们所说的个人台式商用机属于_D_。A.巨型机B.中型机C.小型机D.微型机2.（2000）10化成十六进制数是_B_。A（7CD）16B.（7D0）16C.（7E0）16D.（7F0）163.下列数中最大的数是_A_。A（10011001）2B.（227）8C.（98）16D.（152）104._D_表示法主要用于表示浮点数中的阶码。A.原码B.补码C.反码D.移码5.在小型或微型计算机里，普遍采用的字符编码是_D_。A.BCD码B.16进制C.格雷码D.ASC码6.下列有

35、关运算器的描述中，_D_是正确的。A.只做算术运算，不做逻辑运算B.只做加法C.能暂时存放运算结果D.既做算术运算，又做逻辑运算7.EPROM是指_D_。A.读写存储器B.只读存储器C.可编程的只读存储器D.光擦除可编程的只读存储器8.Intel80486是32位微处理器，Pentium是_D_位微处理器。.设X补=1.x1x2x3x4,当满足_A_时，X-1/2成立。x1必须为1，x2x3x4至少有一个为1x1必须为1，x2x3x4任意x1必须为0，x2x3x4至少有一个为1x1必须为0，x2x3x4任意10.CPU主要包括_B_。A.控制器B.控制器、运算器、cacheC.运算器和主存D.

36、控制器、ALU和主存11.信息只用一条传输线，且采用脉冲传输的方式称为_A_。A.串行传输B.并行传输C.并串行传输D.分时传输12.以下四种类型指令中，执行时间最长的是_C_。A.RR型B.RS型C.SS型D.程序控制指令13.下列_D_属于应用软件。A.操作系统B.编译系统C.连接程序D.文本处理14.在主存和CPU之间增加cache存储器的目的是_C_。A.增加内存容量B.提高内存可靠性C.解决CPU和主存之间的速度匹配问题D.增加内存容量，同时加快存取速度15.某单片机的系统程序，不允许用户在执行时改变，则可以选用_B_作为存储芯片。A.SRAMB.闪速存储器C.cacheD.辅助存储

37、器16.设变址寄存器为X，形式地址为D，（X）表示寄存器X的内容，这种寻址方式的有效地址为_A_。A.EA=(X)+DB.EA=(X)+(D)C.EA=(X)+D)D.EA=(X)+(D)17.在指令的地址字段中，直接指出操作数本身的寻址方式，称为_C_。A.隐含寻址B.立即寻址C.寄存器寻址D.直接寻址18.下述I/O控制方式中，主要由程序实现的是_D_。A.PPU(外围处理机)方式B.中断方式C.DMA方式D.通道方式19.系统总线中地址线的功能是_C_。A.用于选择主存单元地址B.用于选择进行信息传输的设备C.用于选择外存地址D.用于指定主存和I/O设备接口电路的地址20.采用DMA方式传送数据时，每传送一个数据要占用_B_的时间。A.一个指令周期B.一个机器周期C.一个时钟周期D.一个存储周期二.填空题（每空1分，共20分）1.数控机床是计算机在A._方面的应用，邮局把信件自动分拣是在计算机B._方面的应用。2.汉字的A._、B._、C._是计算机用于汉字输入、内部处理、输出三种不同用途的编码。3.闪速存储器特别适合于A._微型计算机系统，被誉为B._而成为代替磁盘的一种理想工具。4.主存储器的性能指标主要是A._、B._、存储周期和存储器带宽。5.条件转移、无条件转移、转子程序、返主程序、中断返回指令都属于A._类指令，这类指令在指令格式中所表示的地址不是