数字电子技术基础第五版复习PPT

1、数字电子技术基础电话q： 2322534总复习第1章 逻辑代数基础1.1 数制和码制考点： 数制码制（二进制、十进制和十六进制相互转换、8421码、余3码编码）。十二进制转换分整数和小数两部分：整数部分除以2取余，小数部分乘以2取整。！注意：由高位指向低位整数部分箭头向上,小数部分箭头向下。( s ) 10 = k n 2 n + k n 1 2 n 1 + k n 2 2 n 2 l + k 1 2 1 + k 0 2 0= 2 ( k n 2 n 1 + k n 1 2 n 2 + l + k 1 ) + k 0数字电子技术基础2 )2( ) ( 2 2 2311

2、0 1 2 + + += mks k k k l 同理2( 2 2 2 ) ( 2 2 )12 32312 + + + = + + mmk k k k k kll 数字电子技术基础小数部分的转换：乘2取整法。 m +1(s )10 = k1 21 + k 2 22 + l + k m 2 m 左右同乘2：m+1 m+2同理，若将十进制数转换成任意 r进制数(n)r，则整数部分转换采用除 r取余法；小数 部 分 转 换 采 用 乘 r取 整 法 。数字电子技术基础二十六进制转换四位二进制数对应一位十六进制数。2-16进制：从 小数点 开始分别向左、向右 将 二 进 制 数 按 每 四 位 一 组

3、 分 组 (不 足 四位补 0)，然后写出每一组等值的十六进制数。16-2进制 :采用与二十六进制转换相反的步骤，即只要按原来顺序将每一位十六进制数用相应的四位二进制数代替即可。数字电子技术基础八进制与二进制转换八进制转换为二进制时将每位八进制数展开成三位二进制数，排列顺序不变即可。八进制的基数 8=23 ，可将三位二进制数表示一位八进制数，即 000 111 表示 0 7。二进制转换为八进制时，由小数点开始，整数部分自右向左，小数部分自左向右，三位一组，不够三位的添零补齐，则每三位二进制数表示一位八进制数。例 ： (10110.011)b = (26.3)o例： (752.1)o= (111

4、 101 010.001)b数字电子技术基础1、原码在数字电路和计算机系统中，二进制数的正、负用0、1表示，称为原码或机器码。2、补码正数的原码、反码、补码一样！bcd代码 ：用4位二进制数码表示1位十进制数时所采用的代码。所谓的 8421码，就是指各位的权重是 8, 4,2, 1，其中 10101111等六种状态是不用的，称为禁用码。不能省略！（1985）10=（0001 1001 1000 0101）8421bcd格雷码：任意两个相邻的数所对应的代码之间只有一位不同，其余位都相同。数字电子技术基础1.2逻辑代数基础考点： 1.逻辑运算（与、或、非、同或、异或运算及符号），会看运算符号是后面

5、的基础。必须掌握2. 逻辑函数表示及化简（基本定理、表示方法、公式化简法、卡诺图化简）必须掌握分清对偶定理与反演定理记住常用公式卡诺图化简尤其注意无关项的化简。数字电子技术基础a a a a = 01定律 ： 0 a=0, 1 a=a0 + a=a, 1 + a=1重叠律 ： a a=a, a + a=a互补律 ： a a = 0, a + a = 1交换律 ： a+b=b+a， a b=b a结合律 ： a+(b+c)=(a+b)+c， a (b c)=(a b) c分配律 ： a(b+c)=a b+a c， a+b c=(a+b) (a+c)反演律 ：a b = a + b， a+b= a

6、 b还原律 ： a = ademorgan s theorema b = ab + a ba b = ab + a b 0 a(a的个数为偶数)(a 数字电子技术基础的个 为奇 )(5) a( a + b) = a(6) a a b = ab , a a b = a数字电子技术基础(4) ab + a c + bc = ab + a c(2) a + a b = a + b(3) ab + ab = a(1) a + ab = a吸收法消因子法并项法消项法数字电子技术基础反演定理与对偶定理相同：0 1 ， 1 0 ， + ， + ,反演定理与对偶定理区别：反演定理还需将 a a, a a得到的

7、结果是原函数的非若两逻辑式相等,则它们的对偶式也相等。数字电子技术基础逻辑函数的卡诺图化简法构成卡诺图的原则是： n变量的卡诺图有2 n 个小方块（最小项）； 最小项排列规则：几何相邻的必须逻辑相邻。bca000111 1001abcd00 01 111000011110三变量卡诺图四变量卡诺图数字电子技术基础圈组技巧(防止多圈组的方法) 先圈孤立的1； 再圈只有一种圈法的1； 最后圈大圈； 检查：每个圈中至少有一个1未被其它圈圈过。例用卡诺图化简逻辑函数y(a、b、c、d)=m(0,1,2,3,4,5,6,7,8,10,11)解：abcbdy = a + bc + b d数字电子技术基础数字

8、电子技术基础无关项在化简中的应用采用卡诺图化简函数时，可以利用无关项来扩大卡诺圈：如果加后矩形框增大，则视为1；否则为0。ab01cd 0000011110abcd 0000011110a b c d f0 0 0 0 00 0 0 1 0000000100111101100110010101000011111 0 0 1 1111111001111110011010101xxxxxxf = abc + abd + abc例：用 8421bcd码表示一位十进制数x,当x5时，输出f = 1，否则输出f =0，求 f 的最简与或式。01 11 10abcabdabc解 ： 依 题 意 列 真 值

9、 表 。由真值表写出 f 表达式：f = m (5 9) + d (10 15)不考虑无关项的化简 考虑无关项的化简11 10abdbcf = a + bd + bc数字电子技术基础第2章门电路考点： 1.三极管的开关特性、截止工作状态和 饱 和 状 态 （ 状 态 判 定 、 开 启 电 压0.7 、深 度 饱 和 时 集 电 极 和 发 射 极 间 电 压0.1 0.3）2. ttl门电路（工作原理、根据电路图分析逻 辑 函 数 及 功 能 、oc 门 与ts 门 原 理 及 应用）3. coms门电路（同ttl） 数字电子技术基础第3章组合逻辑电路考点： 1.组合逻辑电路设计方法（判断输

10、入（输出）、真值表、函数式（化简）、电路图）解题的时候一步一步求解，还不明白解题步骤的同学请参考课件。2中规模集成电路（编码器、译码器、数据选择器、加法器、比较器）明确上述集成电路的功能（输入、输出、实现的功能、常用片子的管脚功能）给出一个片子会进行连线设计3竞争冒险现象（检查方法）关于前四章，考题的难度不会大于期中考试的难度数字电子技术基础数字电子技术基础设计电路分析电路数字电路逻辑图逻辑函数式真值表分析逻辑功能。实际问题真值表逻辑函数式逻辑图设计完成数字电路。注意：需要对求得的逻辑函数式进行化简数字电子技术基础编码器n位二进制代码可以表示 2n个对象或信号。普通编码器：任何时刻只允许输入一

11、个编码信号优先编码器：允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码3-8译码器：表达式y0=a2a1a0y1=a2a1a0y7=a2a1a0y0y7是 a、 b、 c全部最小项的译码输出，亦称 最小项译码器。数字电子技术基础a0a 1 a2 s3s2s1y7地vcc y0y1 y2y3 y4 y5y674hc13816151413121110956781234a2 a0是译码器输入端， y0 y7是译码器输出端。且 低 电 平 有 效 。 s2 s3 s1为 三 个 片 选 输 入 端 ， 只 有当它们分别为 0、 0、 1，译码器才正常译码；否则不论 a2 a0为何值

12、， y0 y7都输出高电平。低电平有效输出三位二进制代码数字电子技术基础实现方法：（1）把函数式化为最小项之和的形式。（2）设定函数变量与译码器输入端的对应关系。（3）把函数式变换为与译码器输出相吻合的形式。（3）附加必要的门（或门或与非门),画出逻辑图。依据： 当控制端为有效电平时，若译码器输入端接逻辑变量，在译码器的输出端则可得到输入变量的全部最小项。n位二进制译码器的输出给出了 n变量的全部最小项。通过附加必要的门，可获得任意形式 数 量 不 大 于 n的 组 合 逻 辑 函 数 。用译码器设计组合逻辑电路0+ m 4 + m 7y1 = m(0,4,7) = m= m0 + m4 +

13、m7= m0 m4 m7 = y0 y4 y7 m(0,1,2,3)y2 = y0 y1 y2 y3数字电子技术基础原理: (1) 任何一个逻辑函数可以写成表达式y= m i ；(2) 二进制译码器可产生n个变量的所有2 n 个m i 。所以，译码器加或门（译码器输出低电平时用与非门）可实现。例 1 试用 38译码器实现函数： y1 = m(0,4,7)y2 = m(0,1,2,3)y2 = y0 y1 y2 y3数字电子技术基础s 1 s 2 s 31a2 a1 a0a b cy1 = y0 y4 y7y0 y1 y2 y3 y4 y5 y6 y774ls138&y 1&y2四选一d0输 d

14、1入 d2d3y输出a0 a1选择控制（地址控制）数字电子技术基础y选择控制（ 多路开关 ）有2n个数据输入端，一个输出端，用ai控制，把其中的某个输入信号送到输出端。d0d1d2d3ai数据选择器从一组数据中选择出某一数据1. 数据选择器工作原理数字电子技术基础4选1数据选择器表达式：y=(d0a1a0+d1a1a0+d2a1a0 +d3a1a0)s8选1数据选择器表达式：y = d0(a2a1a0） +d1 (a2a1a0） + +d7 (a2a1a0）y=a b=ab+ab。数字电子技术基础ad0d1d2d3sya0 a1y例：用四选一数据选择器实现逻辑函数by=a1a0d0 + a1a

15、0d1+a1a0 d2 +a1a0d3 1若aa1，ba0，则d0d30，d1d21用数据选择器设计组合逻辑电路组合逻辑函数：y m i若s1，a i 作为输入变量，y m i d i ，所以可以方便的实现n个变量的组合电路。数字电子技术基础用具有n位地址的选择器，可以产生输入变量数不大于n+1的组合逻辑函数。实现方法 ： （1）把函数式变换为与选择器表达式完全对应的形式。（2）两式相对照，找出变量对应关系。（3）画逻辑图。数字电子技术基础若用八选一数据选择器cc4512实现上述三变量逻辑函数y=d0a2a1a0+ d1a2a1a0 + d2a2a1a0+ d3a2a1a0+ d4a2a1a0

16、 + d5a2a1a0+ d6a2a1a0 + d7a2a1a010cc4512输出y的逻辑函数式为zd5d0 a2 a1 a0a b cd6d7 dis inhy控制端d1d2d3d4 cc4512高电平z = a bc+ ac+abcd0=d3=d5=d7=1d1=d2=d4=d6=0第4章触发器考点： 1. 触发器的功能和特点（2个稳态、具有存储功能）2.sr锁存器、电平sr触发器、主从jk触发器工作原理和工作特性表（即动作特点）会画波形图做题的时候请仔细留意题目给出的是什么触发器，会根据图形符号识别触发器，能够掌握书上p229例5.4.3就表示掌握本章了。数字电子技术基础数字电子技术基

17、础考点： 3.对于边沿触发器其特点是输出结果仅由有效的边沿信号到来时刻的输入信号的状态决定，因此可以仅根据有效时间沿输入信号进行判断就可以了。4 触发器逻辑功能分类、特性方程（sr触发器 jk触发器 d触发器 t触发器 t/触发器）必须掌握，尤其是特性方程注意按逻辑功能分类的触发器必须是时钟控制的触发器。数字电子技术基础触发器逻辑符号比较cpcp主从型，上升沿触发边缘型，下降沿触发cp同步型，正电位触发cp边缘型，上升沿触发数字电子技术基础 逻辑符号“ ”表示边沿触发方式,“ ”表示主从触发方式,非号 “ ”：表示低电平有效,加 小 圆 圈 “ ”： 表 示 低 电 平 有 效 触 发 或 下

18、 降沿有效触发,不 加 小 圆 圈 “ ”： 表 示 高 电 平 有 效 触 发 或 上升沿有效触发 。触发器的两要素1逻辑功能描述方法：逻辑符号、特性表、特性方程数字电子技术基础 特性表数字电子技术基础(3) 特性方程数字电子技术基础(1) 基本sr触发器直 接 电 平 触 发 （ 低 电 平 有 效/ 高 电 平 有 效 ） ， 无clk(2) 同步触发clk 的（高/低）电平期间触发，在整个电平期间接收信号sr/jk/d/t，在整个电平期间状态相应更新，所以存在空翻。2. 触发方式(3) 边沿触发只在 clk 的或边沿触发，只在 clk 的或边沿接收信号sr/jk/d/t，只在 clk

19、的或边沿状态更新，克服了空翻。数字电子技术基础(4) 主从触发有主、从两个触发器，在 cp 的高/低电平期间交替工作、封锁， 只 在 cp 的 高 电 平 期 间 （ 或 低 电 平 期 间 ） 接 收 信号sr/jk/d/t，只在 cp 的或边沿总的输出状态更新。集成触发器中常见的直接置0和置1端r d ：直接（异步）置0端s d ：直接（异步）置1端，非号：低电平有效，直接（异步）：不受cp的影响。= j q + kq数字电子技术基础jk触发器 ：逻辑功能最完善d触发器 ：单端输入，使用最方便1. jk rs触发器nnqn +1nq= s + rqn +1令 ： j = s， k = r=

20、 j q + kq= d = dq + dq= t q + tq数字电子技术基础2. jk d触发器qn +1nnqn +1nn3. jk t触发器nnqn +1q n +1 = j q n + kq n令 ： j = k t令 ： j = d， k d4. jk t触发器q n +1 = j q n + kq nq n +1 = q n5. d t触发器q n +1 = dq n +1 = q n数字电子技术基础令 ： j = k 1令： d = q n【例】 边沿触发器组成的电路如图所示，已知其输入波形，试分别画出q1、q2端的波形。 设电路初态均为0。12345cpq1q2cc11daq

21、1cp&q21j rdc11kabc=1=1cp1abq1n +1 = d = aq1j = a b , k = a bq n + 1 = j q 2 + k q 2 = ( a b ) q 2 + ( a b数字电子技术基础2 q = a b) 2数字电子技术基础第5章 时序逻辑电路考点： 1.时序逻辑电路的分析（电路输出方程、驱动方程、状态方程、状态转换图/表、会分析逻辑功能、时序图）必须掌握2.常用时序逻辑电路（寄存器（移位）、计数器）明确上述逻辑电路的功能（寄存、计数），对于常用161、160片子须知道是什么片子（161为4位二进制加法同步计数器、160同步十进制加法计数器），记住管脚

22、分别代表的功能，会连线。数字电子技术基础考点： 计数器：加法计数器、减法计数器以及可逆计数器；同步计数器（二进制计数器、十进制计数器、任意进制计数器的设计）以及异步计数器其中同步计数器更为重要，任意进制的计数器设计必须掌握，同时设计时注意进位信号的输出。3时序逻辑电路的设计方法（逻辑抽象、状态转换图/表（状态化简、状态编码、画次态/输出卡诺图、化简求状态方程、驱动方程、画逻辑图）课件上例题必须掌握。注意求解时，明确步骤，逐步求解，尤其是状态化简一定不要忽略。数字电子技术基础时序逻辑电路与组合逻辑电路的区别：时序电路在任一时刻的输出不仅取决于该时刻的输入信号，而且与电路过去所处的状态有关。按输出

23、信号的特点分类（1）mealy（米利）型：输出取决于电路的状态和输入 y(tn)=fx(tn),q(tn)（2）moore（穆尔）型：输出仅仅取决于电路的状态y(tn)=fq(tn)数字电子技术基础 根据逻辑图写出时序电路的各触发器的驱动方程和输出方程。 根据已求出的驱动方程和所用触发器的特征方程， 获得时序电路的状态方程。 根据时序电路的状态方程和输出方程，建立状态转移表， 进而画出状态图和波形图等。 分析电路的逻辑功能,并检查是否能自启动。时序逻辑电路的分析方法同步时序电路的分析步骤：任意进制计数器的构成方法1. m n必须用多片n进制计数器组合起来，才能构成m进制计数器。各级之间的连接方式分为：串行进位方式、并行进位方式、整体置零方式和整体置数方式若m可分解为m=n 1 n 2 ，可用串行进位或并行进位方式将n1进制和n 2 进制的计数器连接起来。串行进位方式：低位片的进位输出信号作为高位片的时钟输入。并行进位方式：低位片的进位输出信号作为高位片的工作状态控制信号（使能），两片的时钟输入端同时接输入信号。数字电子技术基础一、逻辑抽象，画出电路的状态转换图或状态转换表1.分析逻辑问题，确定输入变量、输出变量及电路的状态数。2.定义输入、输出逻辑状态和