第05章中央处理器(2硬布线控制器及PLA控制器)

1、第五章第五章 中央处理器中央处理器nCPUCPU的功能和组成的功能和组成n指令周期指令周期n时序产生器时序产生器n微程序控制器微程序控制器n微程序设计技术微程序设计技术n硬布线控制器硬布线控制器5.4 5.4 硬布线控制器硬布线控制器( (组合逻辑控制器组合逻辑控制器) )与与PLAPLA控制器控制器5.4.1 5.4.1 组合逻辑控制器的设计步骤组合逻辑控制器的设计步骤 1.1.根据根据CPUCPU的结构图写出每条指令的操作流程图的结构图写出每条指令的操作流程图并分解成微操作序列。并分解成微操作序列。 2.2.选择合适的控制方式和控制时序。选择合适的控制方式和控制时序。 3.3.对微操作流程

2、图安排时序对微操作流程图安排时序, ,排出微操作时间表。排出微操作时间表。 4.4.根据操作时间表写出微操作的表达式根据操作时间表写出微操作的表达式, ,即即 微操作微操作= =周期周期* *节拍节拍* *脉冲脉冲* *指令码指令码* *其它条件其它条件 5.5.根据微操作的表达式根据微操作的表达式, ,画出组合逻辑电路。画出组合逻辑电路。 组合逻辑控制器总框图见下页。组合逻辑控制器总框图见下页。5.4 5.4 硬布线控制器硬布线控制器( (组合逻辑控制器组合逻辑控制器) )与与PLAPLA控制器控制器5.4.25.4.2 组合逻辑控制器的设计举例组合逻辑控制器的设计举例CPU结构框图如下图所

3、示结构框图如下图所示,设计以下几条指令的设计以下几条指令的组合逻辑控制器组合逻辑控制器:CLA ; 清清ACADD I D ; I=0为直接寻址为直接寻址,即即(AC)+(D) AC I=1为间接寻址为间接寻址,即即(AC)+(D) ACSTA I D ; I=0为直接寻址为直接寻址,即即(AC) D; I=1为间接寻址为间接寻址,即即(AC) (D)LDA I D ; I=0为直接寻址为直接寻址,即即(D) AC; I=1为间接寻址为间接寻址,即即(D) ACJMP I D ; I=0为直接寻址为直接寻址,即即(D) PC; I=1为间接寻址为间接寻址,即即(D) PCALU状态寄存器状态寄

4、存器PSWACPCAR指令译码器指令译码器操作控制器操作控制器存储器存储器数据总线数据总线OPIR(AR)+1PC ARMREQR/WDBUS ARDBUS PCCDR ACAC DRDR ALUIRDRDR IRIR(AR) DBUS+_DBUS DRDR DBUSCPU结构示意图结构示意图ALU DR操作码操作码 地址码地址码译码器译码器硬布线逻辑硬布线逻辑(组合逻辑组合逻辑)PC周期状态周期状态触发器触发器节拍发生器节拍发生器时钟源时钟源结果反结果反馈信息馈信息M1 M2M3T1T4PIR中断中断控制控制逻辑逻辑转移转移地址地址+1RESET中断信号中断信号微操作控制命令微操作控制命令组

5、合逻辑控制器总框图组合逻辑控制器总框图(2)选同步控制方式选同步控制方式(1) 根据根据CPU结构框图写出指令的操作流程图结构框图写出指令的操作流程图:I=1?I=1?I=1?I=1?0 ACM ARM ARM DBUSDBUS PCPC ARM DR DR IRPC+1 PCPC ARR, DBUS DRDR IR+1CLAIR15IR14IR13=000ADD001STA010LDA011JMP100IR(AR) DBUSDBUS ARIR(AR) DBUS DBUS ARIR(AR) DBUS DBUS ARIR(AR) DBUS NYM DR(AC)+(DR) ACNYM AR AC

6、DR DR M M DR DR ACNY(IR12)=1NY(IR12)=1(IR12)=1(IR12)=1(3) 选二级时序选二级时序由于以上指令均是单操作数指令由于以上指令均是单操作数指令,所以安排三个机器周期所以安排三个机器周期:取指周期取指周期FETCH、取数、取数周期周期DOF、执行周期、执行周期EXEC。每个机器周期安排四个节拍。每个机器周期安排四个节拍T1、T2、T3和和T4，时，时序见下图所示。序见下图所示。FETCHDOFEXECT1T3T4取指周期取指周期取数周期取数周期执行周期执行周期指令周期指令周期CLKT2（4）为微操作序列安排时序）为微操作序列安排时序I=1?I=1

7、?I=1?I=1?CPC ARR, +1 DBUS DRDR IRCLAADDSTALDAJMPIR(AR) DBUSDBUS ARIR(AR) DBUS DBUS ARIR(AR) DBUS DBUS ARIR(AR) DBUS NYNY AC DR NYNY(IR12)=1(IR12)=1FETCHT1T2T3T4RDBUSARRDBUSARRDBUSARDBUSARRDBUS DRDR ALU+WRDBUS DRDR ACT1T2T3T4DOFT1T2T3T4EXECRDBUSPCDR DBUS(5) 操作时间表见下表操作时间表见下表:微操作微操作 FETCHT1 T2 T3 T4 DO

8、FEXECPC ARR/W=1 R/W=0MREQDR IR+1CIR(AR)DBUSALLALLALLALLALLT1 T2 T3T4CLA*ICLA*I T1T2T3T4ADD+LDAADD+LDASTASTACLACLA(5) 操作时间表见下表操作时间表见下表:微操作微操作 FETCHT1 T2 T3 T4DOFEXECT1T2T3T4T1T2T3T4DBUS ARDBUS DRDBUS PCDR ALUDR ACAC DR+ALLADD+LDA JMPADDLDASTAADDADD+STA+LDA+JMP*I(ADD+STA+LDA)*IDR DBUSSTA(6) 综合微操作表达式如下

9、综合微操作表达式如下: PC AR=FETCH*T1 R/W=FETCH*T2+DOF*T3*CLA*I+EXEC*T1*(ADD+LDA) R/W=STA*EXEC*T2 MREQ=FETCH*T2+DOF*T3*CLA*I+EXEC*T1*(ADD+LDA)+STA*EXEC*T2 (7) 逻辑电路框图如下所示逻辑电路框图如下所示:OPARI指令译码器指令译码器时时序序产产生生器器组合逻辑控制器组合逻辑控制器LDAADDSTA LDAJMPIRIIR0IR11IR12IR13IR14IR15FETCHDOFEXECT1T2 T3T4PC ARDBUS DRDBUS PC+微操作微操作控制控

10、制信号信号OPI ARIR0IR11IR12IR13 IR14IR15译码器译码器译码器译码器FETCHDOFEXEC时钟系统时钟系统节拍发生器节拍发生器=& &11T1T2T4DBUS DRLDAADDI=0I=1微操作控制信号微操作控制信号DBUS DR的逻辑表达式为的逻辑表达式为:DBUS DR=FETCH*T3+EXEC*(ADD+LDA)*T2& &微操作执行逻辑示意图微操作执行逻辑示意图T35.4.3 组合逻辑控制器的特点组合逻辑控制器的特点 优点优点:速度快速度快,可用于速度要求较高的机器中。可用于速度要求较高的机器中。 缺点缺点: 缺乏规整性缺乏规整性:将几百个微操作的执行逻辑

11、组合在一起将几百个微操作的执行逻辑组合在一起,构成的微操构成的微操作产生部件作产生部件,是计算机中最复杂、最不规整的逻辑部件。不适合是计算机中最复杂、最不规整的逻辑部件。不适合于指令复杂的机器。于指令复杂的机器。缺乏灵活性缺乏灵活性:各微命令的实现是用硬连的逻辑电路完成各微命令的实现是用硬连的逻辑电路完成,改动不易改动不易,设计困难。设计困难。5.4.4 PLA控制器控制器 PLA控制器的设计步骤控制器的设计步骤(1)-(4)与组合逻辑控制器相同与组合逻辑控制器相同,只是实现只是实现方法不同方法不同,它采用它采用PLA阵列阵列(Programmed Logic Array)。 从设计从设计思想来看是组合逻辑控制器思想来看是组合逻辑控制器,从实现方法来看从实现方法来看,是存储逻辑控制器。是存储逻辑控制器。 特点特点:可使杂乱无章的组合逻辑规整化、微型化，而且可以利用可使杂乱无章的组合逻辑规整化、微型化，而且可以利用PLA的可编程特性，用存储逻辑部分地取代组合逻辑，增加了的可编程特性，用存储