典型微处理器芯片8086

1、附加附加a.1 典型微处理器芯片典型微处理器芯片 微机系统典型结构 一、一、8086微处理器内部结构微处理器内部结构8086/8088流水工作过程流水工作过程 8086/8088的内部寄存器的内部寄存器 通用寄存器功能通用寄存器功能 ax，bx，cx，dx，ah，al，bh，bl，ch，cl，dh，dl（16-8） 习惯：ax累加器accumulator)/ bx基址r/ cx(count)计数r,循环-串操作/ dx数据r（data），i/o port, 双字除（h16）； sp，bp：stack pointer r, base pointer基址指指针针 r 数据/pointer si，d

2、i 变址变址r（source index r, destination index r）-指针作用指针作用 指令、数据存储地址指令、数据存储地址 通用寄存器通用寄存器 寄存器的隐含用法寄存器的隐含用法 段寄存器功能段寄存器功能 段寄存器segment register cs,ss,ds,es code,stack,data,extra(附加段)r=segment base address 解决位机兼容问题 mov ax，1000h 8086/8088存储器管理：20 ab1mb, 64kb单位，物理地址pa，段基地址sa，偏移地址ea（offset）；（sa，ea逻辑地址）关系：pa=sa*1

3、6+ea 默认：mov ax，ds:1000h (ds)=1234h ea=1000h 物理地址1a340h标志寄存器标志寄存器 标志状态寄存器标志状态寄存器flags 标志控制寄存器标志控制寄存器 二、二、8086808680888088的引脚信号的引脚信号 gnd8086cpu12345678910111213141516171819202122232425262728293031323334353637383940ad14ad13ad12ad11ad10ad9ad8ad7ad6ad5ad4ad3ad2ad1ad0nmiintrclkgndresetreadytest)qs(inta1al

4、e(qs0)s(den0)s(rdt1/)s(iom2/)lock(wr)gt/rq(hold0rdmx/mn7sbhe/a19 /s6a18 /s5a17 /s4a16 /s3ad15vcc( 5 v)gt/rq(hlda1gnd8088cpu12345678910111213141516171819202122232425262728293031323334353637383940a14a13a12a11a10a9a8ad7ad6ad5ad4ad3ad2ad1ad0nmiintrclkgndresetreadytest)qs(inta1ale(qs0)s(den0)s(r/dt1)s(m/

5、io2)lock(wr)gt/rq(hold0rdmx/mn)high/(ss0a19 /s6a18 /s5a17 /s4a16 /s3a15vcc( 5 v)gt/rq(hlda18086808680888088引脚分类引脚分类 第一类第一类 每个引脚只传送一种信息。每个引脚只传送一种信息。32p-/rd。 第二类第二类 每个引脚电平的高低代表不同的信号，。每个引脚电平的高低代表不同的信号，。第三类第三类 引脚在引脚在80868088的两种不同工作方式的两种不同工作方式最小模式和最最小模式和最大模式下有不同的名称和定义。例如：第大模式下有不同的名称和定义。例如：第29脚为脚为/wr（/loc

6、k）。）。第四类第四类 每个引脚可以传送两种信息每个引脚可以传送两种信息(分时复用）。这两种信息在时分时复用）。这两种信息在时 间上是可以分开的，因此可以用一个引脚在不同时刻传送不同的信息，间上是可以分开的，因此可以用一个引脚在不同时刻传送不同的信息，一般称这类引脚为分时复用线。例如：一般称这类引脚为分时复用线。例如：ad7 ad。第五类第五类 引脚的输入和输出分别传送不同的信息，如引脚的输入和输出分别传送不同的信息，如rqgt0输入输入时传送总线请求，输出时传送总线请求允许。时传送总线请求，输出时传送总线请求允许。第六类第六类 电源电源/地地 vcc/vss（gnd）808680868088

7、8088引脚分类引脚分类80868088重要引脚信号重要引脚信号 resetreset系统复位信号系统复位信号 输入端输入端 复位后内部寄存器的状态clk 时钟时钟 输入端输入端 内部寄存器状 态标志寄存器ipcsdssses指令队列缓冲器其余寄存器0000h0000hffffh0000h0000h0000h空0000h80 x86 cpu的3种模式 1.实模式实模式 与8086兼容的工作模式，只有低20位地址线起作用，仅能寻址第一个1mb的内存空间。ms dos运行在实模式下。 2.保护模式保护模式 32位80 x86 cpu的主要工作模式，提供对程序和数据进行安全检查的保护机制。windo

8、ws 9x/nt/2000运行在保护模式下。 3.虚拟虚拟8086模式模式 在windows 9x下，若打开一个ms dos窗口，运行一个dos应用程序，那么该程序就运行在虚拟8086模式下。80868088的工作方式的工作方式min 8086808680888088的工作方式的工作方式maxmax 8086/80888086/8088工作过程（时序）工作过程（时序）三、三、80868086工作时序工作时序 1. 概念概念 时钟周期 总线周期 指令周期时钟周期、总线周期和指令周期时钟周期、总线周期和指令周期 2.80862.8086总线操作总线操作 总线周期的组成：总线周期的组成：8086的基

9、本总线周期为的基本总线周期为4个时钟周期，每个时钟周期间隔称为一个个时钟周期，每个时钟周期间隔称为一个t状态。状态。总线周期总线周期总线周期总线周期t1t1t2t3t4t2t3t4地址地址缓 冲缓 冲数 据数 据clkad80868086总线操作总线操作 t1 t1 状态：状态：biubiu将将ramram或或i/oi/o地址放在地址地址放在地址/ /数据复用数据复用 总线（总线（a/da/d）上。）上。 t2 t2 状态：状态： 读总线周期：读总线周期：a/da/d总线为接收数据做准备。改变线总线为接收数据做准备。改变线 路的方向。路的方向。写总线周期：写总线周期： a/da/d总线上形成待

10、写的数据，且保总线上形成待写的数据，且保 持到总线周期的结束持到总线周期的结束(t4)(t4)。80868086总线操作总线操作 t3, t4:t3, t4:对于读或写总线周期，对于读或写总线周期，adad总线上均总线上均为数据。为数据。 tw: tw: 当当ramram或或i/oi/o接口速度不够时，接口速度不够时，t3t3与与 t4 t4 之间可插入等待状态之间可插入等待状态 tw tw 。 ti : ti : 当当biubiu无访问操作数和取指令的任务无访问操作数和取指令的任务时，时，80868086不执行总线操作，总线周期处于不执行总线操作，总线周期处于空闲状态空闲状态 ti ti 。

11、80868086总线操作总线操作 80868086最小方式下读写总线周期时序。最小方式下读写总线周期时序。ale ale 信号在信号在 t1 t1 出现，表明一个总线周期开始，出现，表明一个总线周期开始，选通外部地址锁存器，锁存选通外部地址锁存器，锁存adad总线上的地址信息。总线上的地址信息。在在rdrd、wrwr等信号的配合下，等信号的配合下，t3t3、t4t4期间完成数据期间完成数据访问。访问。t3 t3 上升沿检测上升沿检测readyready信号是否有效，无效时在信号是否有效，无效时在t3t3与与t4t4间插入等待状态间插入等待状态twtw。c cl lk kt t4 4t t3 3

12、t t2 2t t1 1a a1 19 9/ /s s6 6- - a a1 16 6/ /s s3 3b bh he es s7 7a ad dd dr r. .,b bh he es st ta at tu us s 输输出出a ad dd dr r. .输输出出d da at ta a 输输入入a ad d1 15 5- -a ad d0 0a al le el lo ow w = = i i/ /o o r re ea ad d , , h hi ig gh h= = m me em m r re ea ad dm m/ /i io or rd dd dt t/ /r rd de en

13、 n8 80 08 86 6读读总总线线周周期期基基本本定定时时b bu us s c cy yc cl le e（最小方式）（最小方式）80868086最小方式下读总线周期时序最小方式下读总线周期时序c cl lk kt t4 4t t3 3t t2 2t t1 1b bh he es s7 7a ad dd dr r. .,b bh he es st ta at tu us s 输输出出a ad dd dr r. .输输出出d da at ta a 输输出出a ad d1 15 5- -a ad d0 0a al le el lo ow w = = i i/ /o o w wr ri it

14、 te e, , h hi ig gh h= =m me em mo or ry y r re ea ad dm m/ /i io ow wr rd dt t/ /r rd de en n8 80 08 86 6写写总总线线周周期期基基本本定定时时一一个个总总线线周周期期( (最最小小方方式式) )a a1 19 9/ /s s6 6- -a a1 16 6/ /s s3 380868086最小方式下总线写周期时序最小方式下总线写周期时序3. 80863. 8086中断系统中断系统80868086微处理器有处理微处理器有处理256256级中断的能力。级中断的能力。每个中断分配给一个中断类型码，

15、在每个中断分配给一个中断类型码，在0 0255255之之间，用一个字节表示，也称为间，用一个字节表示，也称为256256种类型中断。种类型中断。256256种类型中断分为硬件中断和软件中断。种类型中断分为硬件中断和软件中断。硬件中断：外部硬件电路产生的中断。硬件中断：外部硬件电路产生的中断。软件中断：软件中断：80868086操作过程中发生异常事件或执操作过程中发生异常事件或执行中断指令行中断指令intnintn。指令指令/cpu启启 动动 的的软件中断（内部）软件中断（内部）硬件中断（外部硬件中断（外部）intn 指令指令中中 断断 逻逻 辑辑断点断点中断中断溢出溢出中断中断单步单步中断中断

16、除数为除数为0 中断中断（3）（4）（1）（0）非屏蔽中断请求非屏蔽中断请求（2）中中断断控控制制器器8259a可屏蔽中断请求可屏蔽中断请求nmiintr8086 中中 断断 分分 类类 图图intoint3of=1tf=13. 80863. 8086中断系统（续）中断系统（续） 中断向量与中断向量表中断向量与中断向量表中断向量：每种中断处理程序的入口地址称为中中断向量：每种中断处理程序的入口地址称为中断向量。断向量。中断向量表：中断向量表：80868086将内存最低地址的将内存最低地址的1k1k单元作为单元作为中断向量表，存放中断向量表，存放256256种中断处理程序的入口地址，种中断处理程

17、序的入口地址，每个地址占每个地址占4 4字节。中断向量表的分配如下图所示：字节。中断向量表的分配如下图所示：03ffh03fchtype 225csip:0083hcstype 32ip0080h007fhcstype 31ip007ch:cstype 5ip0014h0013hcstype 4ipcstype 3ipipipipcscscs0010h000fh000ch000fh0008h0007h0004h0003h0000htype 2type 1type 0:224保保留留27个个用用户户定定义义个个8086 专专 用用 5 个个溢出中断溢出中断断点中断断点中断非屏蔽中断非屏蔽中断单步

18、中断单步中断除数为除数为 08086/8088中断向量表中断向量表占内存占内存0000h段段3. 80863. 8086中断系统（续）中断系统（续）80868086对外部硬件中断请求对外部硬件中断请求intrintr的响应：的响应： 当当intrintr有一高电平，即有可屏蔽中断请求。有一高电平，即有可屏蔽中断请求。若此时若此时if=1if=1且当前指令执行完，进入中断响应且当前指令执行完，进入中断响应周期，处理过程如下：周期，处理过程如下：a.a. intainta在两个总线周期中分别发出有效信号，第在两个总线周期中分别发出有效信号，第二周期中二周期中80868086读到中断类型码读到中断类

19、型码b.b. 保护现场：标志寄存器入栈，清除保护现场：标志寄存器入栈，清除ifif和和tftf标志标志位，保护断点（下一条指令地址入栈）。位，保护断点（下一条指令地址入栈）。t1第一个中断响应总线周期第一个中断响应总线周期第二个中断响应总线周期第二个中断响应总线周期t2t3t4t1t2t3t4clkalelockintaad7ad0type8086中断响应时序中断响应时序3. 8086中断系统中断系统（续）（续）4c.c. 80868086将中断类型码乘将中断类型码乘4 4，得到中断向量表，得到中断向量表的入口地址，例如：的入口地址，例如： 类型码类型码=0ch=0ch，中断向量表入口，中断向

20、量表入口=0030h=0030hd.d. 80868086从从0030h0030h开始读取开始读取4 4字节中断处理程序字节中断处理程序的入口地址，前两字节装入的入口地址，前两字节装入ipip，后两字节，后两字节装入装入cscs，80868086执行中断处理程序。执行中断处理程序。e.e. 中断响应过程中中断响应过程中80868086不响应总线请求。不响应总线请求。4.80864.8086总线请求总线请求在一个系统中，若存在多个可控制总线的在一个系统中，若存在多个可控制总线的主模块时，总线使用权的转移存在着一个主模块时，总线使用权的转移存在着一个请求与响应的过程。请求与响应的过程。最小模式下总

21、线请求：最小模式下总线请求： 请求信号是请求信号是hold,hold,响应信号是响应信号是hldahlda； 80868086在每个在每个clkclk上升沿检测上升沿检测holdhold信号；信号； 当前总线周期结束时当前总线周期结束时hldahlda变高，响应请求，变高，响应请求，80868086让出总线控制权。让出总线控制权。4.80864.8086总线请求总线请求（续）（续） 最大模式最大模式下总线请求：有两个通道下总线请求：有两个通道请求信号是：请求信号是： rq/gtrq/gt0 0 和和 rq/gtrq/gt1 1两条引线两条引线中的中的rqrq0 0 和和 rqrq1 1 信号，

22、为输入信号，为输入；响应信号是：响应信号是： rq/gtrq/gt0 0 和和 rq/gtrq/gt1 1两条引线两条引线中的中的gtgt0 0 和和 gtgt1 1 信号，为输出信号，为输出；rq/gtrq/gt0 0 和和 rq/gtrq/gt1 1是双向多路复用；是双向多路复用；rq/gtrq/gt0 0 的优先级高于的优先级高于 rq/gtrq/gt1 1。图 2 11 8086的存储器组织 5. 8086cpu的存储器和的存储器和i/o端口端口 18086的存储器组织csa19a1d7d0偶存储体csa19a1d7d0奇存储体d7d0d15d8a0a19a1bhe 8086是一个真正的16位微处理器， 其内部数据处理和外部数据总线均为16位， 拥有16位的地址/数据复用总线ad15ad0。 在读写存储器或i/o口时