基本RS触发器（精选干货）

1、基本RS触发器 2 重点掌握 1触发器及其特点，触发器现态、次态和时触发器及其特点，触发器现态、次态和时 序的概念。序的概念。 2触发器的电路组成、逻辑功能表示和动作特触发器的电路组成、逻辑功能表示和动作特 点。点。 3触发器逻辑功能之间的相互转换。触发器逻辑功能之间的相互转换。 5.触发器典型应用。触发器典型应用。 3 概概 述述 触发器及其特点 触发器触发器(Flip Flop，缩写，缩写FF)能够记忆二值信息能够记忆二值信息 (“1” 和和 “0”)的基本时序逻辑单元电路。的基本时序逻辑单元电路。 触发器由门电路构成，分为双稳态触发器、单稳态触发器由门电路构成，分为双稳态触发器、单稳态

2、触发器、无稳态触发器触发器、无稳态触发器(多谐振荡器多谐振荡器)等几种。本章介绍等几种。本章介绍 双稳态触发器，两个稳状态分别用双稳态触发器，两个稳状态分别用“1”和和“0”表示。表示。 双稳态触发器具有以下基本特点：双稳态触发器具有以下基本特点： 有两个稳定的状态，以便于记忆有两个稳定的状态，以便于记忆“1”和和“0” 。 在输入的触发信号作用下，电路能被置于在输入的触发信号作用下，电路能被置于“1” 或或“0” 。 4 输入信号消失后，电路能保持获得的状态输入信号消失后，电路能保持获得的状态 具有具有“记忆记忆” 能力。能力。 触发器现态、次态和时序的概念 现态输入信号作用的现态输入信号作

3、用的t 时刻，触发器所处的状时刻，触发器所处的状 态，用态，用Qn表示表示 。 次态次态 t 时刻输入信号作用后，触发器获得的新时刻输入信号作用后，触发器获得的新 状态，用状态，用Qn+1表示。表示。 时序在输入信号作用下，触发器状态更新和演时序在输入信号作用下，触发器状态更新和演 化过程的时间序列。化过程的时间序列。 触发器的状态方程：触发器的状态方程： Qn+1(tn) =f Qn(tn)、xi (tn) 触发器的种类 5 根据电路结构的不同，将触发器分为：基本根据电路结构的不同，将触发器分为：基本RS触发触发 器、同步触发器、主从触发器和边缘触发器等。器、同步触发器、主从触发器和边缘触发

4、器等。 根据逻辑功能的不同，将触发器分为：根据逻辑功能的不同，将触发器分为：RS触发器、触发器、 JK触发器、触发器、D触发器和触发器和T触发器等。触发器等。 根据时钟触发方式不同，将触发器分为：同步根据时钟触发方式不同，将触发器分为：同步(电平电平) 触发器和边缘触发器等。触发器和边缘触发器等。 不同的电路结构，有不同的动作特点；不同的逻辑不同的电路结构，有不同的动作特点；不同的逻辑 功能，有不同的工作原理。了解触发器的这些特点，对功能，有不同的工作原理。了解触发器的这些特点，对 本章的学习内容十分重要。本章的学习内容十分重要。 5.触发器逻辑功能的表示方法 逻辑电路实现触发器逻辑功能的电路

5、。逻辑电路实现触发器逻辑功能的电路。 6 特性表又称功能表，用来反映触发器输出状特性表又称功能表，用来反映触发器输出状 态的变化规律。态的变化规律。 特性方程又称状态方程，反映触发器输出状特性方程又称状态方程，反映触发器输出状 态变化的函数式。态变化的函数式。 状态转换图反映触发器状态转换图反映触发器“0”和和“1”两种状态两种状态 之间转换及条件的图形。之间转换及条件的图形。 时序图又称输出状态演化时序波形图，类似时序图又称输出状态演化时序波形图，类似 组合逻辑电路的波形图。组合逻辑电路的波形图。 7 5.1 基本基本RS触发器触发器 5.1.1 基本基本RS触发器电路组成及其基本特点触发器

6、电路组成及其基本特点 5.1.2 基本基本RS触发器工作原理、动作特点触发器工作原理、动作特点 5.1.3 基本基本RS触发器逻辑功能的表示触发器逻辑功能的表示 8 5.1.1 基本基本RS触发器电路组成及其特点触发器电路组成及其特点 (a)与非门电路与非门电路 (b)或非门电路或非门电路 图图 5.1.1 基本基本RS触发器原理电路触发器原理电路 1 电路组成和电路组成和 逻辑符号逻辑符号 与非门和或非门与非门和或非门 构成的原理电路，如构成的原理电路，如 图图5.1.1(a)、(b)所示。所示。 电路有两个输入端电路有两个输入端R和和S，又称触发信号端；有两个又称触发信号端；有两个 互反的

7、输出端互反的输出端Q和和Q。把。把Q=1，Q=0的状态称为触发器的的状态称为触发器的 “1”状态，把状态，把Q=0，Q=1的状态称为触发器的的状态称为触发器的“0”状态。状态。 & Q Q S R &1 Q Q S R 1 显然，不应该出现显然，不应该出现Q=Q=0，或，或Q=Q=1的状态。的状态。 9 把这两种状态称为不定态，用把这两种状态称为不定态，用“0*”或或“1*”表示。表示。 与非门和或非门构成的触与非门和或非门构成的触 发器逻辑符号，如图发器逻辑符号，如图5.1.2(a)、 (b)所示。所示。 (a) 与非门与非门 (b) 或非门或非门 图图5.1.2 基本基本RS触发器逻辑符号

8、触发器逻辑符号 Q Q S R Q Q S R 2 基本特点基本特点 基本基本RS触发器是一触发器是一 种最简单的触发器，是构成其他种类触发器的基础。种最简单的触发器，是构成其他种类触发器的基础。 两个与非门两个与非门(或非门或非门)的输入和输出交叉反馈连接而的输入和输出交叉反馈连接而 成，使电路具有了一定的记忆能力输入触发信号消成，使电路具有了一定的记忆能力输入触发信号消 失，电路也能保持获得的状态。失，电路也能保持获得的状态。 两个触发信号输入端两个触发信号输入端R和和S，与非门电路为低电平有，与非门电路为低电平有 10 效输入方式，或非门电路为高电平有效输入方式。效输入方式，或非门电路为

9、高电平有效输入方式。 3基本基本RS触发器的输入电路和工作状态触发器的输入电路和工作状态 (a) 与非门与非门 (b) 或非门或非门 图图5.1.3 基本基本RS触发器输入电路触发器输入电路 Q Q R S VCC 10k 10k R S 510 510 1 1 Q Q S R VCC 510 510 0 0 R S &1 1 11 5.1.2 基本基本RS触发器工作原理及动作特点触发器工作原理及动作特点 1 工作原理工作原理 基本基本RS触发器工作原理图示如下。触发器工作原理图示如下。 图图5.1.4(a) 与非门基本与非门基本RS触发器工作原理触发器工作原理 & Q=0， Q=1 1 0

10、Q=1， Q=1 1 1 输入都有效，电路处于不定输入都有效，电路处于不定 态态1* * & Q=1， Q=0 0 1 Q=1， Q=1 1 1 & Q=0， Q=1 1 0 Q=1， Q=1 1 1 Q=1， Q=0 0 1 & Q=1， Q=0 0 1 Q=1， Q=0 0 1 S有效，置有效，置“1”。但从。但从“0” 到到“1”时历经不定态时历经不定态 S=0 R=0 S=0 R=0S=0 R=1S=0 R=1 12 图图5.1.4(b) 与非门基本与非门基本RS触发器工作原理触发器工作原理 & Q=0， Q=1 1 0 Q=0， Q=1 1 0 S=1 R=0 & Q=1， Q=0

11、0 1 Q=1， Q=1 Q=0， Q=1 1 11 0 S=1 R=0 R有效，置有效，置“0”。但从。但从“1” 到到“0”时历经不定态时历经不定态 。 & Q=0， Q=1 1 0 Q=0， Q=1 1 0 S=1 R=1 & Q=1， Q=0 0 1 Q=1， Q=0 0 1 S=1 R=1 都为无效输入，电路保持现都为无效输入，电路保持现 态不变。即：态不变。即：Qn+1=Qn 。 问题：问题： 电路不输入电路不输入(等待状态等待状态)时，输入触发信号时，输入触发信号 处于什么状态处于什么状态? 实际电路中，低电平有效如何实现实际电路中，低电平有效如何实现? 13 图图5.1.4(c

12、) 或非门基本或非门基本RS触发器工作原理触发器工作原理 1 0 11 Q=0， Q=1 Q=0， Q=1 R=0 S=0 0 1 11 Q=1， Q=0 Q=1， Q=0 R=0 S=0 都为无效输入，电路保持现都为无效输入，电路保持现 态不变。态不变。 即：即：Qn+1=Qn 。 1 00 00 1 11 Q=0， Q=1 Q=0， Q=0 R=0 S=1 Q=1， Q=0 0 1 11 Q=1， Q=0 R=0 S=1 Q=1， Q=0 S有效，置有效，置“1”。但从。但从“0”到到 “1”时历经不定态时历经不定态0* 问题：问题： 电路初态都是先设为电路初态都是先设为“0”，输入触发信

13、号，输入触发信号 都是都是“00、01、10到到11，电路的输出状态有什么不同，电路的输出状态有什么不同? 实际电路有什么不同实际电路有什么不同? 14 图图5.1.4(d) 或非门基本或非门基本RS触发器工作原理触发器工作原理 0 10 01 00 01 0 11 Q=0， Q=1 R=1 S=0 Q=0， Q=1 R有效，置有效，置“0”。但从。但从“1”到到 “0”时历经不定态时历经不定态0* 0 10 01 0 11 Q=1， Q=0 Q=0， Q=0 R=1 S=0 Q=0， Q=1 11 Q=0， Q=1 Q=0， Q=0 R=1 S=1 11 Q=1， Q=0 Q=0， Q=0

14、R=1 S=1 输入都有效，电路处于不定输入都有效，电路处于不定 态态0* 总结：总结： 不论不论Qn=0( (Qn=1) )，还是，还是Qn=1( (Qn=0) )，只要，只要R 和和S 均为有效输入时，电路将处于不定状态。与非门电路的均为有效输入时，电路将处于不定状态。与非门电路的 不定态为不定态为“1*”，或非门电路的不定态为，或非门电路的不定态为“0*”。 15 不论不论Qn=0( (Qn=1) )，还是，还是Qn=1( (Qn=0) ) ，只要，只要R无效无效 S有效有效 ，最终电路被置为，最终电路被置为“1” 状态，即：状态，即：Qn+1=Qn=1， Qn+1=Qn=0。(由由“0

15、”状态置为状态置为“1”状态时历经不定态状态时历经不定态)。 不论不论Qn=0( (Qn=1) )，还是，还是Qn=1( (Qn=0) ) ，只要，只要R有效有效 S无效无效 ，最终电路被置为，最终电路被置为“0” 状态，即：状态，即：Qn+1=Qn=0， Qn+1=Qn=1。(由由“1”状态置为状态置为“0”状态时历经不定态状态时历经不定态)。 不论不论Qn=0( (Qn=1) )，还是还是Qn=1( (Qn=0) )，当当R和和S均为均为 无效输入时，都将使无效输入时，都将使Qn+1=Qn=0，Qn+1=Qn=1；或；或Qn+1= Qn=1，Qn+1=Qn =0。基本。基本RS触发器保持现

16、态不变，表触发器保持现态不变，表 示为示为Qn+1=Qn 。 2 基本特点基本特点 16 电路由两个与非门电路由两个与非门(或非门或非门)的输入和输出交叉反的输入和输出交叉反 馈连接而成，因此电路具有了一定的馈连接而成，因此电路具有了一定的“记忆记忆”能力。能力。 电路有两个稳定状态，分别用电路有两个稳定状态，分别用“0”和和“1”表示。表示。 即：即：Qn=0( (Qn=1) )，Qn=1( (Qn=0) )。 两个输入端两个输入端R和和S，与非门构成的电路为低电平，与非门构成的电路为低电平 有效输入方式，用有效输入方式，用反变量反变量 表示；或非门构成的电路为高表示；或非门构成的电路为高

17、电平有效输入方式，用电平有效输入方式，用 原变量原变量 表示。表示。 工作速度高，但抗干扰能力差。工作速度高，但抗干扰能力差。 3动作特点动作特点 在输入信号作用下，电路能够被置在输入信号作用下，电路能够被置“1”或置或置“0” ，且具有一定的，且具有一定的“记忆记忆”能力。能力。 17 在输入信号作用的全部时间内，电路的输出状态在输入信号作用的全部时间内，电路的输出状态 都有可能改变。都有可能改变。 当输入信号都有效时，电路输出状态无法确定当输入信号都有效时，电路输出状态无法确定 不定态。不定态。 从从“0”置置“1”和从和从“1”置置“0”时，电路分两步动时，电路分两步动 作，且以不定状态

18、过渡，因此，有约束条件。作，且以不定状态过渡，因此，有约束条件。 触发器状态演化的时序过程：触发器状态演化的时序过程： t 时刻，触发器的现态时刻，触发器的现态Qn ，在输入触发信号作用下，在输入触发信号作用下 获得次态获得次态Qn+1的演化时序过程，如图的演化时序过程，如图5. 1.5所示。所示。 18 图图5.1.5 触发器状态演化的时序示意图触发器状态演化的时序示意图 Q Q S R Qn Qn R S Qn+1 Qn+1 时间轴时间轴 t 时刻时刻 Qn R、S Qn+1 t tpd 19 5.1.3 基本基本RS触发器的逻辑功能表示触发器的逻辑功能表示 触发器的功能可采用逻辑图触发器

19、的功能可采用逻辑图(逻辑符号逻辑符号)、特性表、特性表、 特性方程、状态转换图、时序波形图特性方程、状态转换图、时序波形图(又称时序图又称时序图)来描来描 述。述。 1特性表和特性方程特性表和特性方程 根据对基本根据对基本RS触发器工作原理的分析，列表触发器工作原理的分析，列表5.1.1 就是基本就是基本 RS触发器特性表。由表可以写出特性方程。触发器特性表。由表可以写出特性方程。 在写特性方程时，把在写特性方程时，把“不定态不定态”当当“1”来考虑，这来考虑，这 就相当有约束存在。就相当有约束存在。 当然，也可用卡诺图来表示和化简，如图当然，也可用卡诺图来表示和化简，如图5.1.6所示所示

20、20 图图5.1.6 卡诺图表示及其化简卡诺图表示及其化简 Qn RS=00 RS=01 RS=10 RS=11 Qn+1 00101* 11101* 说说 明明 保持保持 Qn+1 =Qn 置置“1” Qn+1 =1 置置“0” Qn+1 =0 不定态不定态 1* 表表5.1.1 基本基本RS触发器特性表触发器特性表 R S QnQn+1说明说明 0 0 0 1 0 1 保持保持 Qn+1 =Qn 0 1 0 1 1 1 置置“1” Qn+1 =1 1 0 0 1 0 0 置置“0” Qn+1 =0 1 1 0 1 1* 1* 不定态不定态 1* 00 01 11 10 0 1 1 11 R

21、S Qn Qn+1=S + RQn RS=0( (约束条件约束条件) ) 21 2状态转换图状态转换图 状态转换图如图状态转换图如图5.1.7所示，所示， 简称状态图。简称状态图。 R= S=0 R=0 S= R= S=1 R=1 S= 图图5.1.7 状态图状态图 01 3时序波形图时序波形图 基本基本RS触发器的时序图如图触发器的时序图如图5.1.8所示，设电路初所示，设电路初 态态Q=0。 图图5.1.8 时序波形图时序波形图 不不 定定 态态 S Q R Q 22 【思考题思考题】 1基本基本RS触发器输入的触发信号消失后，电路还触发器输入的触发信号消失后，电路还 能否保持获得的次态不

22、变能否保持获得的次态不变(记忆能力记忆能力)? 2电路处于等待触发的状态时，输入端、输出端电路处于等待触发的状态时，输入端、输出端 应处于什么状态应处于什么状态? 3按逻辑功能的不同，触发器有哪几种类型？基按逻辑功能的不同，触发器有哪几种类型？基 本本RS触发器电路结构有什么特点触发器电路结构有什么特点? 可以实现几种功能可以实现几种功能? 5.输入触发信号输入触发信号R、S高、低电平有效如何理解高、低电平有效如何理解? 5基本基本RS触发器的不定状态有几种情况触发器的不定状态有几种情况? 6基本基本RS触发器的动作特点是什么触发器的动作特点是什么? 23 5.2 5.2 同步触发器同步触发器

23、 5.2.1 5.2.1 同步同步RSRS触发器触发器 5.2.2 JK5.2.2 JK、D D和和T T触发器逻辑功能触发器逻辑功能 5.2.3 5.2.3 同步同步JKJK触发器触发器 5.2.4 5.2.4 同步同步D D触发器触发器 5.2.5 5.2.5 同步同步T T触发器触发器 24 RD SD RD SD 5.2.1 同步同步RS触发器触发器 电路组成和逻辑符号电路组成和逻辑符号 图图5.2.1所示，是与非门和或非门构成的同步所示，是与非门和或非门构成的同步RS触触 发器的原理电路。发器的原理电路。 图图5.2.1 5.2.1 同步同步RSRS触发器原理电路触发器原理电路 R

24、CP S Q Q R S (a) 与非门逻辑电路与非门逻辑电路 & & & G1 G2 G3 G4 S CP R Q Q S R (b) 或非门逻辑电路或非门逻辑电路 1 G1 G2 G3 G4 1 11 25 异步控制原理异步控制原理以与非门电路为例。以与非门电路为例。 从电路的结构可以看出，异步控制不仅能直接影响从电路的结构可以看出，异步控制不仅能直接影响 输出，而且能直接锁定输入。控制原理分析如下。输出，而且能直接锁定输入。控制原理分析如下。 是低电平输入有效是低电平输入有效 直接置直接置“0”、置、置“1”端，设置触端，设置触 发器的初状态。二者不能同时有发器的初状态。二者不能同时有

25、效输入，即只能输入效输入，即只能输入 或者输入或者输入 RD 、SD RD=0，SD=1； RD SD R CP S Q Q R S & & & G1 G2 G3 G4 RD=1，SD=0。 即异步即异步置置“1”，门，门G1、G4锁定，输出锁定，输出 Q=1，R=1，则：，则：Q=0，门，门G3也被也被锁定，锁定，触发器置触发器置“1”， 直至异步控制消失。直至异步控制消失。 RD=1，SD=0 26 即异步即异步置置“0”，门，门G2、G3锁定，输出锁定，输出 Q=1，S=1，则：，则：Q=0，门，门G4也被也被锁定，锁定，触发器置触发器置“0”， 直至异步控制消失。直至异步控制消失。 R

26、D=0，SD=1 异步控制端存在有效输入时，电路被锁定为异步控制端存在有效输入时，电路被锁定为“0”状状 态或态或“1”状态，输入也被封锁，状态，输入也被封锁，其级别最高。其级别最高。 图图5.2.2所示，是同步所示，是同步RS触发器的逻辑符号。触发器的逻辑符号。 Q Q R CP S DD SR (c) Q Q R CP S (b) DD SR Q Q R CP S (a) DDSR Q Q R CP S (d) 图图5.2.2 同步同步RS触发器的逻辑符号触发器的逻辑符号 DDSR 27 电路输入端增加了时钟控制的门电路，触发器能否电路输入端增加了时钟控制的门电路，触发器能否 工作取决于时

27、钟控制信号是否有效。工作取决于时钟控制信号是否有效。 电路有了时钟控制，才真正具有了时序工作基础。电路有了时钟控制，才真正具有了时序工作基础。 工作原理工作原理 对与非门构成的同步对与非门构成的同步RS触发器进行分析。触发器进行分析。 CP=0期间电路被封锁不工作；期间电路被封锁不工作； CP=1期间电路工作原理如下：期间电路工作原理如下： 28 图图5.2.3(a) 与非门同步与非门同步RS触发器工作原理触发器工作原理 1 1 1 0 CP =1 & & S=0 R=0 Q=0， Q=1 Q=0， Q=1 1 1 0 1 CP =1 & & S=0 R=0 Q=1， Q=0 Q=1， Q=0

28、 都为无效输入，电路保持现都为无效输入，电路保持现 态不变。即：态不变。即：Qn+1=Qn 。 1 0 1 0 CP =1 & & S=0 R=1 Q=0， Q=1 Q=0， Q=1 1 0 0 11 11 0 CP =1 & & S=0 R=1 Q=1， Q=1 Q=1， Q=0 Q=0， Q=1 R有效，置有效，置“0”。但从。但从“1”到到 “0”时历经不定态。时历经不定态。 29 图图5.2.3(b) 与非门同步与非门同步RS触发器工作原理触发器工作原理 0 1 1 01 10 1 CP =1 & & S=1 R=0 Q=1， Q=1 Q=0， Q=1 Q=1， Q=0 0 1 0 1

29、 CP =1 & & S=1 R=0 Q=1， Q=0 Q=1， Q=0 R有效，置有效，置“0”。但从。但从“1” 到到“0”时历经不定态。时历经不定态。 0 0 1 0 CP =1 & & S=1 R=1 Q=1， Q=1 Q=0， Q=1 0 1 0 0 CP =1 & & S=1 R=1 Q=1， Q=1 Q=1， Q=0 S=R=1，输入都有效，输入都有效， 电路处于电路处于“1*”不定态。不定态。 问题：和基本问题：和基本RS触发器比较，在电路结构、逻辑功触发器比较，在电路结构、逻辑功 能、动作特点上主要有哪些不同？能、动作特点上主要有哪些不同？ 30 总结：总结： 在在CP=0期

30、间，门期间，门G1、G2均输出高电平不变均输出高电平不变(时钟信时钟信 号封锁了输入触发信号号封锁了输入触发信号)，使门，使门G3、G4构成的基本构成的基本RS触触 发器的输入始终为高电平，则与非门构成的同步发器的输入始终为高电平，则与非门构成的同步RS触发触发 器的输出将保持原态不变，既器的输出将保持原态不变，既Qn+1=Qn。 在在CP=1期间，门期间，门G1、G2正常工作，送到门正常工作，送到门G3、 G4构成的基本构成的基本RS触发器输入端的信号为触发器输入端的信号为 ，则同，则同 步步RS触发器按基本触发器按基本 RS触发器工作。触发器工作。 R 、S 可以理解，时钟对电路的控制方式

31、为高电平有效，可以理解，时钟对电路的控制方式为高电平有效， 电路工作和时钟信号有效电平同步。因此，称为同步电路工作和时钟信号有效电平同步。因此，称为同步RS 触发器，又称为时钟触发器，又称为时钟(电平电平)RS触发器。触发器。 31 或非门构成的同步或非门构成的同步RS触发器的时钟控制为低电平有触发器的时钟控制为低电平有 效方式，触发信号输入为低电平有效。效方式，触发信号输入为低电平有效。 基本特点基本特点 时钟有效电平期间，触发器工作，时钟有效电平期间，触发器工作，在输入触发信在输入触发信 号作用下，能够被置号作用下，能够被置“0”和置和置“1”，且具有记忆能力；，且具有记忆能力； 从从“1

32、”置置“0”和从和从“0”置置“1”时，电路分两步动作，时，电路分两步动作， 且以不定状态过渡；且以不定状态过渡；存在不定态，有约束条件；存在不定态，有约束条件；工工 作速度高，作速度高，抗干扰能力差。抗干扰能力差。 时钟无效电平期间，触发器被锁定，不工作，电路时钟无效电平期间，触发器被锁定，不工作，电路 输出状态保持现态不变。输出状态保持现态不变。 32 表表5.2.1同步同步RS触发器特性表触发器特性表 5.特性表和特性方程特性表和特性方程 CPQnR SQn+1说明说明 0 Qn锁定保持锁定保持 1 0 1 0 0 0 0 0 1 保持保持 Qn+1=Qn 0 1 0 1 0 1 1 1

33、 置置“1” Qn+1=1 0 1 1 0 1 0 0 置置“0” Qn+1=0 0 1 1 1 1 1 1* 1* 不定态不定态 表表5.2.1为同步为同步RS 触发器的特性表。触发器的特性表。 在时钟信号有效在时钟信号有效 期间工作的特性表，期间工作的特性表， 和基本和基本RS触发器完全触发器完全 相同。相同。 同步同步RS触发器的触发器的 特性方程也和基本特性方程也和基本RS 触发器的特性方程完触发器的特性方程完 全相同。全相同。 33 Qn+1=S+R Qn ；S=0( (约束条件约束条件) ) 状态转换图和时序图状态转换图和时序图 状态转换图和基本状态转换图和基本RS触发器的相同，图

34、触发器的相同，图5.2.4所示所示 为同步为同步RS 触发器的时序波形图。触发器的时序波形图。 状态状态 不定不定 CP R S Q 图图5.2.4 时序波形图时序波形图 34 5.2.2 JK、D和和T触发器逻辑功能触发器逻辑功能 JK、D、T触发器的逻辑功能触发器的逻辑功能 表表5.2.2 JK 触发器特性表触发器特性表 JKQnQn+1说明说明 0 0 0 1 0 1 保持保持 Qn+1=Qn 0 1 0 1 0 0 置置“0” Qn+1=0 1 0 0 1 1 1 置置“1” Qn+1=1 1 1 0 1 1 0 反态反态 Qn JK=00 JK=01 JK=10 JK=11 Qn+1

35、 0 0 011 1 10 10 说说 明明 保持保持 Qn+1 =Qn 置置“0” Qn+1 =0 置置“1” Qn+1 =1 反态反态 Qn+1 =Qn Qn+1=Qn 35 表表5.2.3 D触发器特性表触发器特性表 表表5.2.4 T触发器特性表触发器特性表 Qn D=0D=1 Qn+1 001 101 说明说明 置置“0” Qn+1=D 置置“1” Qn+1=D Qn T=0T=1 Qn+1 001 100 说明说明 保持保持 Qn+1=Qn 反态反态 DQnQn+1说明说明 0 0 1 0 0 置置“0” Qn+1=D 1 0 1 1 1 置置“1” Qn+1=D TQnQn+1说

36、明说明 0 0 1 0 1 保持保持 Qn+1=Qn 1 0 1 1 0 反态反态 Qn+1=Qn Qn+1=Qn 36 JK、D、T 触发器之间的关系触发器之间的关系 表表5.2.5 T触发器特性表触发器特性表 QnJKDTQn+1 说说 明明 工作状态工作状态三者输入间关系三者输入间关系 0 1 0 0 0 0 1 保持保持 Qn+1=Qn T=J=K=0 0 1 0 10 0 0 置置“0” Qn+1= 0 D=J=K=0 0 1 1 01 1 1 置置“1” Qn+1= 1 D=J=K=1 0 1 1 11 1 0 反态反态 Qn+1=Qn T=J=K=1 D、T触发器可视为触发器可视

37、为JK触发器的特例。触发器的特例。 37 JK、D、T触发器的特性方程和状态转换图触发器的特性方程和状态转换图 JK 触发器卡诺图表示、特性方程和状态转换图触发器卡诺图表示、特性方程和状态转换图 00 01 11 10 0 1 11 11 JK Qn Qn+1=JQn +KQn 没有约束条件没有约束条件 表表5.2.5中给出的中给出的T=J=K，D =J=K ，D、T触发器是触发器是 JK触发器的特例，包含的意义是什么触发器的特例，包含的意义是什么? J= K=0 J=1 K= J= K=1 01 图图5.2.5(a) JK触发器状态图触发器状态图 J=0 K= 38 D、T触发器卡诺图表示及

38、其特性方程、状态转触发器卡诺图表示及其特性方程、状态转 换图换图 0 1 0 1 1 1 D Qn 0 1 0 1 1 1 T Qn Qn+1=TQn+TQn=T Qn Qn+1=D D=0 D=1 D=1 D=0 01 图图5.2.5(b) D触发器状态图触发器状态图 T=0 T=0 T=1 T=1 01 图图5.2.5(c) T 触发器状态图触发器状态图 39 5.JK、D、T触发器的时序图触发器的时序图 JK 触发器的时序图触发器的时序图 CP J K Q 图图5.2.6(a) JK时序波形图时序波形图 D 触发器的时序图触发器的时序图 40 图图5.2.6(b) D时序波形图时序波形图

39、 CP D Q T 触发器的时序图触发器的时序图 图图5.2.6(c) T 时序波形图时序波形图 CP T Q 41 5.2.3 同步同步J K触发器电路组成和动作特点触发器电路组成和动作特点 电路组成和逻辑符号电路组成和逻辑符号 图图5.2.7是与非门和或非门构成的同步是与非门和或非门构成的同步JK触发器的原触发器的原 理电路。理电路。 图图5.2.7 同步同步JK触发器触发器 S CP R Q Q S R SD RD (a) 与非门逻辑电路与非门逻辑电路 & & G3 G4 G1 G2 J K K CP J Q Q R S RD SD (b) 或非门逻辑电路或非门逻辑电路 1 G1 G2

40、G3 G4 1 11 & 42 在同步在同步RS触发器电路的基础上，增加了输出到输入触发器电路的基础上，增加了输出到输入 的大回环交叉反馈，消除输入触发信号均有效时，电路的大回环交叉反馈，消除输入触发信号均有效时，电路 出现不定态的问题。出现不定态的问题。 J相当相当S，K相当相当R。同步同步JK触发器逻辑符号如图触发器逻辑符号如图 5.2.8所示。所示。 J CP K RD Q Q S D J CP K RD Q Q SD 图图5.2.8 JK 触发器的逻辑符号触发器的逻辑符号 43 工作原理工作原理 在在CP =0期间，门期间，门G1、G2均输出高电平不变均输出高电平不变( (时钟时钟 封

41、锁了输入信号封锁了输入信号) )，使门，使门G3、G4构成的基本构成的基本RS触发器的触发器的 输入始终为高电平不变，则与非门构成的同步输入始终为高电平不变，则与非门构成的同步JK触发器触发器 的输出将保持原态不变，既的输出将保持原态不变，既Qn+1=Qn 。 在在CP=1期间，触发器正常工作，工作原理如下。期间，触发器正常工作，工作原理如下。 44 图图5.2.9(a) 与非门同步与非门同步JK触发器工作原理触发器工作原理 1 1 1 0 J=0 K=0 Q=0， Q=1 Q=0， Q=1 CP=1 & & 1 1 0 1 J=0 K=0 Q=1， Q=0 Q=1， Q=0 CP=1 & &

42、 JK无效输入，电路保持现态无效输入，电路保持现态 不变。不变。 1 0 1 0 J=0 K=1 Q=0， Q=1 Q=0， Q=1 CP=1 & & 1 0 0 11 11 0 J=0 K=1 Q=1， Q=1 Q=1， Q=0 Q=0， Q=1 CP=1 & & K 有效置有效置“0”，从，从“1”到到 “0”历经不定态。历经不定态。 问题：和同步问题：和同步RS触发器比较，在电路结构、逻辑功触发器比较，在电路结构、逻辑功 能、动作特点上主要有哪些不同能、动作特点上主要有哪些不同? 45 图图5.2.9 (b) 与非门同步与非门同步JK触发器工作原理触发器工作原理 0 1 1 01 10

43、1 J=1 K=0 Q=1， Q=1 Q=0， Q=1 Q=1， Q=0 CP=1 & & 1 1 0 1 J=1 K=0 Q=1， Q=0 Q=1， Q=0 CP =1 & & J 有效置有效置“1”，但从，但从“0”到到 “1”历经不定态。历经不定态。 0 1 1 01 10 1 J=1 K=1 Q=1， Q=1 Q=0， Q=1 Q=1， Q=0 CP =1 & & 1 0 0 11 11 0 J=1 K=1 Q=1， Q=1 Q=1， Q=0 Q=0， Q=1 CP=1 & & J=K=1，电路反态工作，电路反态工作， “0”到到“1”，或，或“1”到到“0”。 基本特点基本特点 46

44、 时钟有效电平期间，在输入触发信号作用下，电时钟有效电平期间，在输入触发信号作用下，电 路能被置路能被置“0”和置和置“1”，且具有记忆能力；从，且具有记忆能力；从“1”置置 “0”和从和从“0”置置“1”时，电路分两步动作，且以不定状时，电路分两步动作，且以不定状 态过渡；存在不定态，有约束条件。态过渡；存在不定态，有约束条件。 置置“0”和置和置“1”过程中，电路分两步动作，且以过程中，电路分两步动作，且以 不定状态过渡。又称为空翻现象不定状态过渡。又称为空翻现象 工作速度高，但抗干扰能力差。工作速度高，但抗干扰能力差。 CP Q “0” “0” 1 2 3 4 图图5.2.10 当当J=

45、K=1时，在时，在 时钟信号作用下，电路依时钟信号作用下，电路依 次反态工作，具有计数能次反态工作，具有计数能 力。如图力。如图5.2.10所示。所示。 47 5.2.4 同步同步D触发器电路组成和动作特点触发器电路组成和动作特点 电路组成和逻辑符号电路组成和逻辑符号 D触发器的逻辑电路，可以在触发器的逻辑电路，可以在JK(RS)触发器电路的触发器电路的 基础上改进得到，当然，也可以独立设计。基础上改进得到，当然，也可以独立设计。 图图5.2.11(a)所示，是在与所示，是在与 非门构成的同步非门构成的同步RS触发器基触发器基 础上改进成础上改进成D触发器的原理电触发器的原理电 路。也可以用同

46、步路。也可以用同步JK触发器触发器 基础上改进而成，如图基础上改进而成，如图 5.2.11(b)所示。当然，也可以所示。当然，也可以 用与非门或或非门独立设计。用与非门或或非门独立设计。 图图5.2.11(a) RS改进电路改进电路 CP Q Q S R SD RD & & G1 G2 G3 G4 & D 48 图图5.2.11(b) JK改进电路改进电路 J CP K Q Q S R SD RD & & G3 G4 G1 G2 D D触发器的逻辑符号如图触发器的逻辑符号如图 5.2.11(c)所示。所示。 Q Q SD RD D CP 图图5.2.11(c) 逻辑符号逻辑符号 Q Q SD

47、RD D CP D触发器的逻辑功能只是触发器的逻辑功能只是JK触发器的特例，触发器的特例，D触发触发 器又称锁存器，可用来传输、存放输入信号器又称锁存器，可用来传输、存放输入信号(数据数据)。 工作原理工作原理 在在CP=0期间期间，同步同步D触发器的输出将保持原态不变触发器的输出将保持原态不变 49 在在CP=1期间，触发器能正常工作，工作原理如图期间，触发器能正常工作，工作原理如图 5.2.12。 图图5.2.12 与非门同步与非门同步D触发器工作原理触发器工作原理 D=0 CP=1 & G3 G4 & G1 G2 Q=0， Q=1 Q=0， Q=1 10 1 0 0 11 11 0 D=

48、0 CP=1 & G3 G4 & G1 G2 Q=1， Q=0 Q=1， Q=1 10 Q=0， Q=1 置置“0”，从，从“1”到到“0”历经不历经不 定态定态 1* 1 01 10 1 D=1 CP=1 & G3 G4 & G1 G2 Q=0， Q=1 Q=1， Q=1 01 Q=1， Q=0 D=1 CP=1 & G3 G4 & G1 G2 Q=1， Q=0 Q=1， Q=0 01 0 1 置置“1”，从，从“0”到到“1”历经历经 不定态不定态 1* 50 在在CP=0期间，门期间，门G1、G2被时钟封锁了，使门被时钟封锁了，使门G3、 G4构成的基本构成的基本RS触发器的输入始终为高

49、电平。则触发器的输入始终为高电平。则D触发触发 器输出保持原态不变，既器输出保持原态不变，既Qn+1=Qn。 在在CP=1期间，期间，D触发器正常工作。触发器正常工作。 不论不论Qn=0，还是，还是Qn =1，只要，只要D=0时，将使时，将使 Qn+1=D=0，称为触发器置，称为触发器置“0”。 不论不论Qn=0，还是，还是Qn=1，只要，只要D=1时，将使时，将使 Qn+1=D=1，称为触发器置，称为触发器置 “1”。 动作特点动作特点 时钟有效电平期间，在输入信号作用下，电路能时钟有效电平期间，在输入信号作用下，电路能 被置被置“0”和和“1”，且具有记忆能力。，且具有记忆能力。 51 从

50、从“1”置置“0”和从和从“0”置置“1”时，电路分两步动时，电路分两步动 作，且以不定作，且以不定 状态过渡。状态过渡。 工作速度低，抗干扰能力差。工作速度低，抗干扰能力差。 5.2.5 同步同步T触发器电路组成和动作特点触发器电路组成和动作特点 电路组成和逻辑符号电路组成和逻辑符号 同样，同样，T触发器的逻辑电路，可以在触发器的逻辑电路，可以在JK(RS)触发器触发器 电路的基础上改进得到，如图电路的基础上改进得到，如图5.2.13(a)所示。当然，也所示。当然，也 可以独立设计。可以独立设计。 52 电路组成和逻辑符号电路组成和逻辑符号 同样，同样，T触发器的逻辑电路，可以在触发器的逻辑

51、电路，可以在JK(RS)触发器触发器 电路的基础上改进得到，如图电路的基础上改进得到，如图5.2.13(a)所示。当然，也所示。当然，也 可以独立设计可以独立设计。图图5.2.13(b)为同步为同步T触发器的逻辑符号触发器的逻辑符号 图图5.2.13 同步同步T触发器原理电路和逻辑符号触发器原理电路和逻辑符号 (a) 与非门逻辑电路与非门逻辑电路 T SD RD CP Q Q & G3 G4 S R & G1 G2 & (b) 逻辑符号逻辑符号 Q Q SD RD T CP Q Q SD RD T CP 53 工作原理工作原理 图图5.2.14 同步同步 T 触发器工作原理触发器工作原理 CP

52、=1 & G3 G4 & G1 G2 T=0 Q=0， Q=1 Q=0， Q=1 1 1 1 0 CP=1 & G3 G4 & G1 G2 T=0 Q=1， Q=0 Q=1， Q=0 1 1 0 1 T=0，电路保持现态不变，电路保持现态不变， Qn+1=Qn 0 1 1 0 1 1 0 1 CP=1 & G3 G4 & G1 G2 T=1 Q=0， Q=1 Q=1， Q=1 Q=1， Q=0 1 0 0 1 1 1 1 0 CP=1 & G3 G4 & G1 G2 T=1 Q=1， Q=0 Q=1， Q=1 Q=0， Q=1 T=1，电路反态工作，电路反态工作，01， 10 54 在在CP=

53、0期间，门期间，门G1、G2被时钟封锁，使门被时钟封锁，使门G3、 G4构成的基本构成的基本RS触发器的输入始终为高电平。触发器的输入始终为高电平。 T触发触发 器的输出保持原态不变，既器的输出保持原态不变，既Qn+1=Qn。 在在CP=1期间，期间，T触发器正常工作。触发器正常工作。 基本动作特点和基本动作特点和D触发器相同。触发器相同。 不论不论Qn=0，还是，还是Qn=1，只要，只要T=0时，将使时，将使Qn+1=Qn ， 称为触发器称为触发器 “保持工作保持工作” 。 不论不论Qn=0，还是，还是Qn=1，只要，只要T=1时，将使时，将使Qn+1=Qn ， 称为触发器称为触发器 “反态

54、工作反态工作”。 动作特点动作特点 55 5.3 5.3 主从触发器和边沿触发器主从触发器和边沿触发器 5.3.1 5.3.1 主从主从RSRS触发器触发器 5.3.2 5.3.2 主从主从JKJK触发器触发器 5.3.3 5.3.3 主从主从D D、T T触发器触发器 5.3.4 5.3.4 边沿触发器边沿触发器 56 5.3.1 主从主从RS触发器触发器 主从主从RS触发器的电路组成和逻辑符号触发器的电路组成和逻辑符号 主从主从RS触发器电路和逻辑符号如图触发器电路和逻辑符号如图5.3.1和和.2所示。所示。 Q Q CP R S RD SD Q2 Q2 RD 从从 SD R2 CP2 S

55、2 Q1 Q1 RD 主主 SD R1 CP1 S1 & (b) 图图5.3.1 主从主从RS触发触发 器原理电路器原理电路 Q Q CP R S RD SD Q2 Q2 RD 从从 SD R2 CP2 S2 Q1 Q1 RD 主主 SD R1 CP1 S1 & (a) 57 Q Q R S (a) CP 是由两个相同的同步是由两个相同的同步RS触发器串联组合而成，分别触发器串联组合而成，分别 称为主触发器和从触发器。主触发器和从触发器的时钟称为主触发器和从触发器。主触发器和从触发器的时钟 信号总是反相的。信号总是反相的。 工作原理工作原理 下面对图下面对图5.3.1(a)所示的电路进行分析。

56、对应的逻辑所示的电路进行分析。对应的逻辑 符号见图符号见图5.3.2(b)。 图图5.3.2 主从主从RS触发器的逻辑符号触发器的逻辑符号 Q Q R S (b) CP Q Q R S (c) CP Q Q R S (d) CP 58 Q Q CP R S RD SD Q2 Q2 RD 从从 SD R2 CP2 S2 Q1 Q1 RD 主主 SD R1 CP1 S1 & (a) 在在CP=0期间，主触发器被时期间，主触发器被时 钟信号封锁，从触发器的输入钟信号封锁，从触发器的输入 态不会改变，则主从态不会改变，则主从RS触发器的触发器的 输出状态保持不变。即输出状态保持不变。即Qn+1=Qn。

57、 在在CP=1期间，主触发器工作，期间，主触发器工作， 其输出状态其输出状态Q1n+1随着输入信号随着输入信号R 和和S的变化而改变。但从触发的变化而改变。但从触发 器被时钟封锁，它的输出不变。则主从器被时钟封锁，它的输出不变。则主从RS触发器状态仍触发器状态仍 保持不变。即保持不变。即Qn+1=Qn 。 在在CP从从0到到1(上升沿上升沿)时刻，主触发器从锁定到工作，时刻，主触发器从锁定到工作， 同时从触发器从工作到被锁定，则主从同时从触发器从工作到被锁定，则主从RS 触发器状态触发器状态 保持不变。即保持不变。即Qn+1=Qn。 59 Q Q CP R S RD SD Q2 Q2 RD 从

58、从 SD R2 CP2 S2 Q1 Q1 RD 主主 SD R1 CP1 S1 & (a) 在在CP从从1到到0(下降沿下降沿)时刻，时刻， 主触发器从工作到锁定，同时，主触发器从工作到锁定，同时， 从触发器从封锁到工作。主从从触发器从封锁到工作。主从 RS触发器的输出状态，由触发器的输出状态，由CP=1 最后时刻输入的最后时刻输入的R、S和相应的和相应的 现态现态Qn决定，仍遵循基本决定，仍遵循基本RS触触 发器逻辑原理工作。发器逻辑原理工作。 60 CP下降沿下降沿 CP上升沿上升沿 CP R S Q2 从从 R2 CP2 S2 Q1 主主 R1 CP1 S1 & Q Q Q1 Q1 时间

59、时间t t0 时刻时刻 CP CP=0期间期间 CP=1期间期间 CP=0期间期间 主主Q1不工作不工作 主主Q1工作工作 主主Q1不工作不工作 从从Q2 工作工作 从从Q2不工作不工作 从从Q2 工作工作 主从触发器主从触发器Q 如何工作如何工作 ？ 主触发器主触发器Q1和从触发器和从触发器Q2串联接力工作，串联接力工作， 好象交接不畅通好象交接不畅通 ? 如何解决如何解决 ? 按信号流程，主触发器按信号流程，主触发器Q1在先，在先， 从触发器从触发器 Q2在后，仔细研究可以找到交接之处！在后，仔细研究可以找到交接之处！ 交接：主触发器交接：主触发器Q1交给从触发器交给从触发器 Q2。且必。

60、且必 须是工作时交接！须是工作时交接！ Q1 Q2 Q1 Q2 Q1 Q2 t Q1 Q2 Q1 Q2 t Q1 Q2 Q1 Q2 特性表和特性方程特性表和特性方程 61 CP QnR SQn+1说明说明 0 1 Qn锁定保持锁定保持 0 0Qn保持保持 0 11置置“1” 1 00置置“0” 1 11*不定态不定态 表表5.3.1主从主从RS触发器特性表触发器特性表 主从主从 RS 触发器动作特点和缺陷触发器动作特点和缺陷 只在时钟信号每个周期内的有效沿时刻工作只在时钟信号每个周期内的有效沿时刻工作(时钟的时钟的 上升沿或下降沿上升沿或下降沿)。因此，抗干扰能力有所提高。因此，抗干扰能力有所