基于ATMEGA16A单片机超声波电机信号发生模块

1、超声波电机信号发生器的设计超声波电机信号发生器的设计摘要 超声波电机（USM）是一种新型的微特电机，它一般由两路幅值相等、相位差90的正弦信号驱动，驱动信号的频率范围一般在20KHZ100KHZ之间。本次设计主要的任务是设计一款新型的基于ATMEGA16单片机控制的超声波电机驱动信号发生器，并且实现输出信号的频率、幅度、相位差可调。通过设置ATMEGA16单片机定时器模块，输出两路频率范围20KHZ50KHZ的方波信号，采用程序控制的方法，调节输出信号的频率、幅值和相位。采取有源低通滤波的方法将两路方波信号转换成正弦信号。采用AD811和BUF634构成信号放大电路。考虑到本次设计的预期目标是

2、输出四路具有一定相角关系的正弦信号，故在信号放大模块后添加移相电路输出四路正弦信号。最后采用1602液晶实时显示波形的频率、幅值和相位等信息。关键词 超声波电机；ATMEGA16；正弦信号发生器Ultra sonic motor signal generator designAbstract: ultrasonic motor (USM) is a new type of micro motor, It is generally driven by the two channels of the sinusoidal signals, which of the amplitudes are e

3、qual, and phase difference of 90 degree, the drive signal frequency range from 20KHZ to 100KHZ. The main aim of this design is to design a new type ultrasonic motor drive control signal generator based on the ATMEGA16 micro-controller, and the output of signals frequency, amplitude, and phase can be

4、 difference adjustable. By setting the ATMEGA16 micro-controller timer module to produce two channels of 20KHZ-50KHZ square wave signal, and using program control to adjust the frequency, amplitude and phase of the output signal. Using the active low-pass filtering method to make two square-wave sig

5、nals transform into sinusoidal signals. Using the AD811 and BUF634 constituting the signal amplification circuit. Considering the expected goal of this design is to output a certain phase angle relation between four sinusoidal signals. Therefore, after the signal amplification module, add the phase

6、shift circuit to output four sinusoidal signals. Finally, using LCD 1602 real-time displays the information such as frequency, amplitude and phase of the waveform.Key words: ultra sonic motor; ATMEGA16; sinusoidal signal 目录引言11 绪论21.1 本次课题设计的目的与意义21.2 本次课题设计的预期目标21.3 本文的主要结构22 系统总体设计方案32.1 设计目标32.2

7、方案论证32.3 设计思路52.4 系统设计方案63 系统硬件的设计73.1 单片机模块73.1.1 ATMEGA16芯片的简要介绍73.1.2 ATMEGA16芯片的引脚功能83.1.3 ATMEGA16单片机定时器模块103.1.4 T/C1的控制寄存器A（TCCR1A）113.1.5 T/C1的控制寄存器B（TCCR1B）123.1.6 T/C1的CTC模式（输出方波）133.1.7 T/C1的数据寄存器（TCNT1）153.1.8 T/C1的输出比较寄存器（OCR1A/OCR1B）153.2 滤波器模块153.2.1 五阶巴特沃斯低通滤波器的设计163.2.2 五阶巴特沃斯低通滤波器的

8、参数计算173.2.3 五阶巴特沃斯低通滤波器PROTEUS仿真193.3 放大电路模块193.4 4*4键盘输入模块203.5 LCD1602显示模块213.6 电源模块223.7 移相模块224 系统软件的设计274.1 方波信号的输出程序284.2 按键处理程序285 系统调试结果336 总结及展望367 致谢语378 参考文献38引言超声波电机（Ultra Sonic Motor, 简称USM）与传统的电磁型电机原理不同，它的定子是由压电陶瓷和金属体构成，作为振动体。转子（移动体）是由摩擦材料和中空金属板构成。在弹性压力下定子与转子表面相接触,当对粘接在定子上的压电陶瓷施20KHZ以上

9、的高频电压时,沿定子圆周切线方向产生行波振动。这种振动传递给与定子接触的摩擦材料以驱动转子旋转,这就是旋转型行波超声电机的工作原理。旋转型行波超声电机作为目前最典型的一种超声电机，它已经广泛应用于微型机械、机器人、精密仪器仪表、日用家电等领域。旋转型行波超声电机具有结构简单、动态响应好、低噪声运行等一系列优点，但是，它输出功率小、效率低成为旋转型行波超声电机目前急需解决的问题之一。采用两个完全相同压电定子与压电转子直接平行接触“ 啮合” 驱动压电转子转动，输出动力，可以克服传统单定子结构的旋转型行波超声电机定转子存在摩擦驱动接触范围小等缺陷，有望提高电机的最大输出转矩和效率。传统的旋转型行波超

10、声电机的驱动信号只需要两相具有相位差的正弦电压信号。这种新型的旋转型行波超声电机具有两组压电陶瓷，需要四路正弦电压信号驱动。本选题就是为这种新型超声电机开发驱动信号发生器。目前国内外应用广泛的行波型超声电机驱动系统主要是：利用开关电源技术，由逆变来实现电压升压，能量传递、阻抗匹配和电源隔离。其功能完全由硬件实现，变压器必须与不同型号的超声电机匹配，功能单一而且购置、维护费用高；采用直接数字合成技术（简称DDS），DDS技术可以轻易地实现输出信号的调频、调幅、调相的功能，并且与智能化系统有着良好的对接性，具有十分广阔的发展前景。但是，受技术的限制目前系统的设计还比较复杂，需要精度比较高的处理器（

11、MCU）和高精度的外围器件（DAC），成本很高，性价比低。使用美国NI公司的LABVIEW软件，编写LABVIEW程序来产生驱动系统所需的两路正弦信号，再经过滤波、移相和功率放大模块来驱动超声波电机。但是，目前来说，这种技术还不是很成熟，还不具备广泛应用于工业生产的条件。1 绪论1.1本次课题设计的目的与意义由于超声波电机运行条件的特殊性，致使超声波电机驱动信号发生器的设计成为一个十分重要的研究课题。随着半导体技术和微电子技术的日益进步，尤其是单片机技术的飞速发展，为超声波电机的驱动信号发生器的设计提供了新的解决思路。尤其是，基于单片机技术设计的超声波电机驱动信号发生器的体积小、集成度高、易于

12、程序控制、便于调整参数，易于实现闭环系统的自动控制。对于现代社会的智能化系统的应用场合有着重要的作用。本次课题的设计目的是为了充分运用在大学期间所学的专业知识，同时联系实际问题对大学四年来所学成果的一次综合性的检测。通过研究旋转型行波超声波电机的驱动及控制原理，广泛阅读相关文献资料，总结前人的研究成果和设计经验的基础上，设计一种新型的基于单片机控制的超声波电机信号发生器。1.2本次课题设计的预期目标通过ATMEGA16单片机的定时器模块产生两路频率、幅值、相位可调的方波，输出的方波信号通过高阶巴特沃斯低通滤波器后，生成两路同频率的正弦信号。之后采用移相电路，将两路信号化分为四路频率为40KHZ

13、的高频正弦信号输出，用来驱动行波型超声波电机。1.3本文的主要结构本文主要分为六大部分：绪论、设计方案、硬件部分、软件部分，系统调试，结论与展望。第1章绪论部分首先对课题背景和所涉及的技术领域以及课题的目的意义和预期达到的效果进行介绍；第2章设计方案部分对系统所要完成的功能进行讲解，确定系统设计的主要参数和主要方法；第3章为硬件部分，这部分对系统的硬件结构和各部分组成进行简要的介绍；第4章为软件部分，这部分重点介绍了主程序的流程图及控制部分驱动程序；第5章为系统调试部分，这部分主要是验证系统设计的整体效果；最后对全文进行了总结与展望。2 系统总体设计方案2.1设计目标认真学习和研究各类超声波电

14、机驱动信号发生器的原理，广泛阅读有关文献和资料，设计并制作一款基于单片机控制的超声电机驱动信号发生器，技术要求如下：（1）采用单片机模块控制输出两路正弦信号，正弦信号频率稳定。（2）输出正弦信号的频率在20KHZ-50KHZ之间可调；相位实现-180至+180可调；幅值范围在0-10V之间可调。（3）输出正弦信号的频率、相位差和幅值可以编程控制。2.2方案论证对于超声波电机驱动信号发生模块的实现方法主要有四种:一是传统方法采用锁相环电路( Phase Locked Loop, 简称PLL) 进行设计；二是采用直接数字频率合成技术（Direct Digital Frequency Synthes

15、is, 简称DDS）进行设计；三是基于可编程逻辑器件CPLD/FPGA专用数字集成电路；四是采用单片机控制与低通滤波技术相结合的方法。方案一：采用锁相环电路（PLL）技术：这种方法主要是使用传统的RC多谐振荡器、555多谐振荡器、压控振荡器（VCO）来产生频率可调的正弦信号。这种方式往往需要采用比较复杂的倍频、分频、移相、锁相环技术等。电路的结构设计往往比较庞大，元器件的数量很多，整个系统的精度比较低，并且容易产生温漂、零漂等问题。方案二：利用直接数字合成（DDS）技术：以纯数字的方式来生成正弦信号。这种方式是现在比较受人关注的一种方法，因为它是将所要产生的正弦信号的信息以数字的形式按顺序先存

16、放在内存（EEPROM或Flash）当中，然后通过计算机发送的指令，经过D/A转换，输出用户所需要的信号信息。采取这种方式，用户可以方便的更改存储的信号类型、周期、频率、幅值等参数，并且可以设置多个通道同时输出。此外，系统和程序易于移植，便于实现自动控制。但是，这种技术对于主控芯片（MCU）的性能要求很高，系统设计比较复杂，同时对于外围硬件设备（DAC）的精度要求也很高，成本很高。方案三：基于复杂可编程逻辑器件CPLD/FPGA专用数字集成电路：CPLD/FPGA是一种用户根据各自需要而自行构造逻辑功能的数字集成电路。其基本设计方法是借助集成开发软件平台，用原理图、硬件描述语言等方法，生成相应

17、的目标文件，通过下载电缆将代码传送到目标芯片中，实现设计的数字系统。CPLD适合于完成各种算法和组合逻辑，FPGA则适合于完成时序逻辑。使用CPLD/FPGA数字集成电路产生正弦信号的方案的特点是电路搭建容易，电路的集成度高，处理速度快，输出信号稳定性好，并且可以进行编程控制。但是，相应的集成开发软件平台和可编程器件本身都比较昂贵。方案四：基于单片机与低通滤波技术相结合的方法：由于单片机技术的飞速发展现在许多中高端8位的单片机芯片（如ATMEGA8，ATMEGA16，HC9S08AW60）内部就集成有脉宽调制模块，无需采用传统的模拟比较的方式进行软件编程，只要通过设置相关的寄存器单元就可以得到

18、所要的信号的脉宽。之后，通过有源低通滤波器后就可以得到所要的正弦信号。这种方法控制简单易行，滤波技术也比较成熟。相对于前面几种方案而言，设计相对简单，成本也较低，性价比高。基于对本次课题设计目标的深入研究，在满足工作要求的前提下，性价比高的信号发生器是我们的首选。从上面的比较可以看出，第一个方案的设计结构比较庞大，不利于系统的集成化，误差也比较突出，难以达到我们所要求的预期的效果；方案二和方案三，虽然可以很好的达到设计目标的预期效果，但是总体的设计方法比较复杂，系统成本很高，性价比不高；而第四个方案所提出的方法简单易行，系统的结构适中，器件的数目较少，成本低，性价比高。因此，本次设计采用方案四

19、。2.3设计思路本次课题在充分考虑设计目标和设计成本后，决定采用方案四来试验，即采用对方波信号进行有源低通滤波的方法形成正弦信号。该方法的基本原理是通过滤除方波信号中的高次谐波，得到一次谐波分量（正弦波），对高次谐波分量具有很高的抑制作用。设计原理：周期信号的傅里叶级数的三角函数展开式如下： （n=1,2,3） （2-1）其中，常值分量、余弦值分量幅值、正弦值分量幅值分别可以用下列积分式表示： （2-2） （2-3） （2-4）现假设周期方波信号在一个周期内的表达式为： （2-5）根据式（2-2），式（2-3），式（2-4），以及奇函数在对称区间的积分值为零有：，。同时，还可以得到： （2-6

20、）因此，周期方波的傅里叶级数展开式为： （2-7）其中为基波角频率，由式（2-7）可知，可以通过隔离直流和低通滤波的方式滤除方波中的直流分量和高次谐波分量，即可以求得正弦基波分量。基波频率与方波频率相同，幅值由方波的占空比决定，两者成正弦函数关系。在滤波后，两相输出信号保持原方波信号的相位关系。通过调节原方波信号的频率、相位差和占空比，可以控制输出正弦信号的相应参数。其实现过程可以用图2-1来表示。图2-1 方波形成正弦波的原理框图2.4系统设计方案系统由ATMEGA16单片机控制模块、ATMEGA16单片机方波信号发生模块、五阶巴特沃斯低通滤波器模块、信号放大模块、移相电路模块、功率放大模块

21、、4*4键盘输入模块和LCD显示模块组成。通过设置ATMEGA16单片机定时器模块，输出两路频率范围20KHZ50KHZ的方波信号，采用程序控制的方法，调节输出信号的频率、幅值和相位；将输出的两路方波信号放大后，再采取有源巴特沃斯低通滤波器将其转换成同频率的正弦信号，然后通过移相电路模块将两路信号细分为四路输出，再经过功率放大后驱动超声电机运转。总体方案原理框图如图2-2所示。图2-2 总体方案原理框图3 系统硬件的设计由第二章的系统方框图，可知系统主要分为八个部分，分别是ATMEGA16单片机主控模块、ATMEGA16方波信号发生模块、高阶巴特沃斯低通滤波器模块、用于调整幅度的信号放大模块、

22、移相模块、功率放大模块、4*4键盘输入模块和LCD1602显示模块。工作原理如下：通过设置ATMEGA16单片机定时器模块的匹配寄存器(OCR1A/OCR1B)产生两路同频率的方波信号输出，通过编程的方式改变输出方波信号的频率，幅值和相位。输出的方波信号经过五阶巴特沃斯低通滤波器滤波后，取出一次谐波就能得到正弦信号，将此正弦信号再经过电压放大模块，就可以得到我们所要获取的信号输出。但是，滤波后的正弦信号和输出的方波信号之间会产生相位漂移，故需增设相位补偿模块，调整输出信号之间的相位差以满足我们所要求的设计目标。最终将我们所需要的信号信息显示在LCD显示器上。3.1单片机模块3.1.1 ATME

23、GA16芯片的简要介绍ATMEGA16是基于增强的AVR RISC结构的低功耗8位CMOS微控制器。由于其先进的指令集以及单时钟周期指令执行时间，ATMEGA16的数据吞吐率高达1 MIPS/MHz，从而可以缓减系统在功耗和处理速度之间的矛盾。ATMEGA16 AVR内核具有丰富的指令集和32个通用工作寄存器。所有的寄存器都直接与算术逻辑单元(ALU)相连接，使得一条指令可以在一个时钟周期内同时访问两个独立的寄存器。这种结构大大提高了代码效率，并且具有比普通的CISC微控制器最高至10倍的数据吞吐率。ATMEGA16有如下特点：16K字节的系统内可编程Flash(具有同时读写的能力，即RWW)

24、，512字节EEPROM，1K字节SRAM，32个通用I/O口线，32个通用工作寄存器，用于边界扫描的JTAG接口，支持片内调试与编程，三个具有比较模式的灵活的定时器/计数器(T/C),片内/外中断，可编程串行USART，有起始条件检测器的通用串行接口，8路10位具有可选差分输入级可编程增益的ADC，具有片内振荡器的可编程看门狗定时器，一个SPI串行端口，以及六个可以通过软件进行选择的省电模式。工作于空闲模式时CPU停止工作，而USART、两线接口、A/D 转换器、SRAM、T/C、SPI 端口以及中断系统继续工作；掉电模式时晶体振荡器停止振荡，所有功能除了中断和硬件复位之外都停止工作；在省电

25、模式下，异步定时器继续运行，允许用户保持一个时间基准，而其余功能模块处于休眠状态；ADC噪声抑制模式时终止CPU以及除了异步定时器和ADC以外所有I/O模块的工作，以降低ADC转换时的开关噪声；Standby模式下只有晶体或谐振振荡器运行，其余功能模块处于休眠状态，使得器件只消耗极少的电流，同时具有快速启动能力；扩展Standby模式下则允许振荡器和异步定时器继续工作。图3-1 ATMEGA16芯片3.1.2 ATMEGA16芯片的引脚功能ATMEGA16有4个8位的双向I/O端口PA、PB、PC、PD，他们对外对应32个I/O引脚，每一位都可以独立地用于逻辑信号的输入和输出。在5V工作电压下

26、，输出高电平时，每个引脚可输出达20mA的驱动电流；而在低电平输出时，每个引脚可吸收最大为40mA的电流，可以直接驱动发光二极管（一般的发光二极管的驱动电流为10mA）和小型继电器等小功率器件。AVR大部分的I/O端口都具备双重功能（有的还有第三功能）。其中第一功能是作为数字通用I/O接口使用，而复用的功能可分别与片内的各种不同功能的外围接口电路组合成一些可以完成特殊功能的I/O口，如定时器、计数器、串行接口、模拟比较器、捕捉器、USART、SPI等。具体的引脚功能如表3-1所示。表3-1 ATMEGA16相关引脚的功能介绍引脚名称引脚功能说明VCC电源正GND电源地端口A(PA7.PA0)端

27、口A作为A/D转换器的模拟输入端。端口A为8位双向I/O口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口A处于高阻状态。端口B(PB7.PB0)端口B为8位双向I/O口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口B处于高阻状态。如果ISP接口使能，引脚PB5至PB7输入输出功能失效。端口C(PC7.PC0)端

28、口C为8位双向I/O口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口C处于高阻状态。如果JTAG接口使能，引脚PC5(TDI)、PC3(TMS)、PC2(TCK)、PC3(TDO)做调试使用，输入输出功能失效。端口D(PD7.PD0)端口D为8位双向I/O口，具有可编程的内部上拉电阻。其输出缓冲器具有对称的驱动特性，可以输出和吸收大电流。作为输入使用时，若内部上拉电阻使能，则端口被外部电路拉低时将输出电流。在复位过程中，即使系统时钟还未起振，端口D处于

29、高阻状态。端口D也可以用做其他不同的特殊功能RESET复位输入引脚。持续时间超过最小门限时间的低电平将引起系统复位。XTAL1反向振荡放大器与片内时钟信号电路的输入端。XTAL2反向振荡放大器与片内时钟信号电路的输出端。AVCCAVCC是A/D转换器的电源。不使用ADC时，该引脚应直接与VCC连接。使用ADC时应通过一个低通滤波器与VCC连接。AREFA/D 的基准电压输入引脚3.1.3 ATMEGA16单片机定时器模块ATMEGA16单片机一共有3个定时/计数器模块（T/C0、 T/C1、 T/C2）。T/C0和T/C2是8位定时/计数器， T/C1是一个16位的定时器/ 计数器模块。可以实

30、现精确的程序定时( 事件管理)，波形产生和信号测量。其主要特点如下： 两个独立的输出比较单元 双缓冲的输出比较寄存器（OCR1A、OCR1B） 一个输入捕捉单元（ICR1） 输入捕捉噪声抑制器 比较匹配发生时清除寄存器( 自动重载) 无干扰脉冲，相位正确的PWM 可变的PWM周期 频率发生器 外部事件计数器（TCNT1） 四个独立的中断源(TOV1、OCF1A、OCF1B、ICF1)16位定时/计数器T/C1 的简化框图如图3-2所示。 图3-2 16位定时/计数器（T/C1）的简化框图3.1.4 T/C1的控制寄存器A（TCCR1A）表3-2 定时/计数器1的控制寄存器（TCCR1A）Bit

31、76543210TCCR1ACOM1A1COM1A0COM1B1COM1B0FOC1AFOC1BWGM11WGM10读/写R/WR/WR/WR/WR/WR/WR/WR/W Bit 7:6 COM1A1:0: 通道A的比较输出模式 Bit 5:4 COM1B1:0: 通道B的比较输出模式即进行比较操作。COM1A1:0与COM1B1:0分别控制OC1A与OC1B状态。如果COM1A1:0 (COM1B1:0 )的一位或两位被写入“1”,OC1A(OC1B)输出功能将取代 I/O 端口功能。此时 OC1A(OC1B)相应的引脚必须置位为输出。OC1A(OC1B)与物理引脚相连时，COM1x1:0的

32、功能由WGM13:10的设置决定。表3-3给出当WGM13:10设置为普通模式与CTC模式( 非PWM模式) 时COM1x1:0的功能定义。表3-3 比较输出模式，非PWM模式COM1A1/COM1B1COM1A0/COM1B0说明00正常的端口操作，非OC1A/OC1B功能01比较匹配时OC1A/OC1B电平取反10比较匹配时OC1A/OC1B清零11比较匹配时OC1A/OC1B置位表3-4给出当WGM13:10设置为相位修正PWM模式或者相频修正PWM模式时COM1x1:0的功能定义。表3-4 比较输出模式，相位修正或者相频修正PWM模式COM1A1/COM1B1COM1A0/COM1B0

33、说明00正常的端口操作，非OC1A/OC1B功能01WGM13:10 = 9或14:比较匹配时OC1A取反，OC1B不占用物理引脚。WGM13:10为其它值时为普通端口操作，非OC1A/OC1B功能。10升序记数时比较匹配将清零OC1A/OC1B，降序记数时比较匹配将置位OC1A/OC1B。11升序记数时比较匹配将置位OC1A/OC1B降序记数时比较匹配将清零OC1A/OC1B。 Bit 3 FOC1A: 通道A 强制输出比较 Bit 2 FOC1B: 通道B 强制输出比较FOC1A/FOC1B 只有当WGM13:10指定为非PWM模式时被激活。为与未来器件兼容，工作在PWM 模式下对TCCR

34、1A写入时，这两位必须清零。当 FOC1A/FOC1B 位置1，立即强制波形产生单元进行比较匹配。COM1x1:0 的设置改变 OC1A/OC1B 的输出。注意FOC1A/FOC1B 位作为选通信号，COM1x1:0 位的值决定强制比较的效果。在CTC模式下使用OCR1A 作为TOP值，FOC1A/FOC1B 选通即不会产生中断，也不好清除定时器。FOC1A/FOC1B 位总是读为0。 Bit 1:0 WGM11:10: 波形发生模式这两位与位于TCCR1B寄存器的WGM13:12相结合，用于控制计数器的计数序列计数器计数的上限值和确定波形发生器的工作模式 ( 见表3-5 )。T/C1 支持的

35、工作模式有：普通模式， CTC 模式，以及三种脉宽调制(PWM)模式。表3-5 波形产生模式的位描述3.1.5 T/C1的控制寄存器B（TCCR1B）表3-6 定时/计数器1的控制寄存器B（TCCR1B）Bit76543210TCCR1BICNC1ICES1WGM13WGM12CS12CS11CS10读/写R/WR/WRR/WR/WR/WR/WR/W Bit 7 ICNC1: 输入捕捉噪声抑制器置位ICNC1 将使能输入捕捉噪声抑制功能。此时外部引脚ICP1 的输入被滤波。其作用是从ICP1 引脚连续进行4 次采样。如果4个采样值都相等，那么信号送入边沿检测器。因此使能该功能使得输入捕捉被延迟

36、了4个时钟周期。 Bit 6 ICES1: 输入捕捉触发沿选择该位选择使用ICP1 上的哪个边沿触发捕获事件。ICES 为“0”时选择的是下降沿触发输入捕捉；ICES1 为“1”时选择的是逻辑电平的上升沿触发输入捕捉。按照ICES1 的设置捕获到一个事件后，计数器的数值被复制到 ICR1 寄存器。捕获事件还会置位ICF1。如果此时中断使能，输入捕捉事件即被触发。当ICR1 用作TOP值(见TCCR1A与TCCR1B寄存器中WGM13:10位的描述 )时，ICP1与输入捕捉功能脱开，从而输入捕捉功能被禁用。 Bit 5 - ： 保留位该位保留。为保证与将来器件的兼容性，写TCCR1B时，该位必须

37、写入“0”。 Bit 4:3 - WGM13:12: 波形发生模式见表3-5波形产生模式的位描述。 Bit 2:0 - CS12:10: 时钟选择位这3个位用于选择T/C1的时钟源，如表3-7所示。表3-7 T/C1的时钟源的选择CS12CS11CS10说明000无时钟，T/C1不工作001对时钟进行1分频010对时钟进行8分频011对时钟进行64分频100对时钟进行256分频101对时钟进行1024分频110时钟由T1 引脚输入，下降沿触发111时钟由T1 引脚输入，上升沿触发3.1.6 T/C1的CTC模式（输出方波）在CTC模式(WGM13:10 = 4或12) 里OCR1A 或ICR1

38、 寄存器用于调节计数器的分辨率。当计数器的数值TCNT1等于OCR1A(WGM13:10 = 4)或等于ICR1 (WGM13:10 = 12) 时计数器清零。OCR1A 或ICR1 定义了计数器的TOP值，亦即计数器的分辨率。这个模式使得用户可以很容易地控制比较匹配输出的频率，也简化了外部事件计数的操作。CTC模式的时序图如图3-3所示。计数器数值 TCNT1一直累加到TCNT1与OCR1A 或ICR1匹配，然后TCNT1清零。利用OCF1A或ICF1 标志可以在计数器数值达到TOP时产生中断。 在中断服务程序里可以更新TOP的数值。由于 CTC模式没有双缓冲功能，在计数器采用无预分频或很低

39、的预分频器工作的时候将TOP更改为接近BOTTOM的数值时要小心。如果写入的OCR1A 或ICR1 的数值小于当前TCNT1的数值，计数器将丢失一次比较匹配。在下一次比较匹配发生之前，计数器不得不先计数到最大值0xFFFF，然后再从0x0000 开始计数到OCR1A或ICR1 。在许多情况下，这一特性并非我们所希望的。替代的方法是使用快速PWM 模式，该模式使用OCR1A定义TOP 值(WGM13:10 = 15) ，因为此时OCR1A为双缓冲。为了在CTC模式下得到波形输出，可以设置OC1A 在每次比较匹配发生时改变逻辑电平。这可以通过设置COM1A1: COM1A0 = 1 来完成。在期望

40、获得OC1A 输出之前，首先要将其端口设置为输出(DDR_OC1A = 1)。波形发生器能够产生的最大频率为 (OCR1A = 0x0000)。波形发生器的频率可以由下面公式确定（N代表分频因子）： （3-1）其中为输出频率，为系统时钟，为匹配寄存器的设置值。图3-3 CTC模式的时序图3.1.7 T/C1的数据寄存器（TCNT1）TCNT1H 与TCNT1L 组成了T/C1的数据寄存器TCNT1。通过它们可以直接对定时器/计数器单元的16位计数器进行读写访问。为保证CPU对高字节与低字节的同时读写，必须使用一个8位临时高字节寄存器TEMP 。TEMP是所有的16位寄存器共用的。在计数器运行期

41、间修改TCNT1的内容有可能丢失一次TCNT1与OCR1x的比较匹配操作。写TCNT1寄存器将在下一个定时器周期阻塞比较匹配。表3-8 定时/计数器1的数据寄存器（TCNT1）BIT76543210TCNT1HTCNT115:8TCNT1LTCNT17:03.1.8 T/C1的输出比较寄存器（OCR1A/OCR1B）该寄存器中的16位数据与TCNT1寄存器中的计数值进行连续的比较，一旦数据匹配，将产生一个输出比较中断，或改变OC1x 的输出逻辑电平。输出比较寄存器长度为16位。为保证CPU对高字节与低字节的同时读写，必须使用一个8位临时高字节寄存器TEMP 。TEMP 是所有的16位寄存器共用

42、的。表3-9 定时/计数器1的输出比较寄存器A（OCR1A）BIT76543210OCR1AHOCR1A 15:8OCR1ALOCR1A 7:0表3-10 定时/计数器1的输出比较寄存器B（OCR1B）BIT76543210OCR1BHOCR1B 15:8OCR1BLOCR1B 7:03.2滤波器模块滤波器是对信号的频率具有选择性的电路，它的功能是使特定频率范围内的信号通过。滤波器按处理信号可以分为：数字滤波器、模拟滤波器；按处理频段可以分为：低/高通滤波器、带通/阻滤波器；按采用元件可以分为：有源滤波器、无源滤波器。RC有源滤波器是模拟滤波器中最实用、应用最广泛的滤波器。滤波器标准化电路的种

43、类很少，仅适用运放及R、C元件，因此非常便于集成，这给推广应用带来广泛影响。因为不适用电感、特别是大型电感，也因为运放性能的飞速提高的同时价格却一降再降，所以在成本方面有源滤波器已经变得比无源滤波器还有优势。本章就是基于以上原因设计一个截止频率为60KHZ的有源低通滤波器并利用PROTEUS电路仿真软件进行仿真。3.2.1 五阶巴特沃斯低通滤波器的设计巴特沃斯低通滤波器具有最大平坦幅频响应的特性,且具有良好的线性相位特性等优点, 它是一种全极点配置的滤波器,具有本质的稳定性。 设H(s)为巴特沃斯低通滤波器的传递函数,它的极点配置规律是: n个极点均匀地分布在s左半平面上，并在以原点为圆心、以

44、为半径的半圆周上共轭,相邻两个极点之间的相位差为/n弧度。当n为奇数时, 巴特沃斯低通滤波器的传递函数为: （3-2）式子中。当n为偶数时, 巴特沃斯低通滤波器的传递函数为: （3-3）式子中。由式（3-2）可知：奇数阶的巴特沃斯低通滤波器的传递函数可以分解为1个一阶巴特沃斯低通滤波器和(n- 1) /2个二阶振荡环节的乘积,在电路实现上为1个一阶巴特沃斯低通滤波网络和(n- 1) /2个二阶巴特沃斯滤波网络的级联。同理，偶数阶的巴特沃斯低通滤波器的传递函数可分解为n/2个二阶振荡环节的乘积,在电路实现上为n/2个二阶巴特沃斯滤波网络的级联。由阶数n值和的公式便可以建立巴特沃斯低通滤波器的设计

45、系数库，如表3-9所示。表3-9 巴特沃斯低通滤波器的设计系数库阶数系数k21=0.707031=0.500041=0.3827，2=0.923951=0.3090，2=0.809061=0.2588，2=0.7071，3=0.966071=0.2225，2=0.6235，3=0.901081=0.1951，2=0.5556，3=0.8315，4=0.980891=0.1737，2=0.5000，3=0.7660，4=0.9397101=0.1565，2=0.4540，3=0.7071，4=0.8910，5=0.98773.2.2 五阶巴特沃斯低通滤波器的参数计算由以上分析可以得出五阶巴特沃斯

46、低通滤波器可以分解为1个一阶巴特沃斯低通滤波的电路和2个二阶巴特沃斯滤波网络的级联。一阶巴特沃斯低通滤波的电路如图3-4所示。图3-4 一阶巴特沃斯低通滤波的电路由图3-4可知一阶巴特沃斯低通滤波的传递函数为： （3-4）由式（3-4）可得截止角频率： （3-5）由式（3-5）可得第一个电容值： （3-6）二阶巴特沃斯低通滤波的电路如图3-5所示。图3-5 二阶巴特沃斯低通滤波的电路由图3-6可知二阶巴特沃斯低通滤波的传递函数为： （3-7）由式（3-7）可得: （3-8） （3-9）由式（3-8）、式（3-9）可得：，。由巴特沃斯低通滤波器的设计系数，截止角频率，和电阻R可以得到五阶巴特沃斯

47、低通滤波器的设计参数如下：取R=R0=R1=R2=R3=R4=5K，计算得=530pF，=1.72nF，=165pF，=660pF，=430pF。3.2.3五阶巴特沃斯低通滤波器PROTEUS仿真五阶巴特沃斯低通滤波器的设计电路以及PROTEUS仿真如图3-6所示。图3-6 五阶巴特沃斯低通滤波器的PROTEUS仿真3.3放大电路模块为了是输出的信号得到更大的输出幅度和驱动能力，就需要对滤波环节下的输出信号作进一步的放大，可使其通过一个AD811进行电压放大。AD811为电流反馈型宽带运算放大器，采用15V供电，其高速带宽达到140MHZ（G=+1，3dB），当增益G=+2，噪声为3dB的情况

48、下，带宽达120MHz，其微分增益和相位分别为0.01和0.01（RL= 150），使AD811成为所有视频系统的绝佳选择。其输出电压有12V的输出摆幅，且输出电流最大可达100mA，完全可以满足峰峰值要求，十分适合本系统的放大要求。功率输出级由 BUF634担任，这是一种高速缓冲器IC，具有2000V/ s 的转换速率，输出电流达250mA ，其电压增益为G=1，但负载能力很强，在电路中起功率扩展的作用。放大电路如图3-7所示。图3-7 放大驱动电路模块利用MULTISIM电路仿真软件进行仿真的放大效果如图3-8所示。图3-8放大模块的电路仿真3.4 4*4键盘输入模块本模块的功能主要是方便

49、使用者对输出波形的各种设置，共有16个按键分别为: 数字键：09； （10个 ）小数点键； （ 1个 ）功能键； （ 3个 ）确认键； （ 1个 ）取消键； （ 1个 ）1) 数字键09：用于使用者对各种设置的直接数字输入；2) 小数点设置(A)：A使能时，用于输出小数点符号“.”；3) 频率设置键(B): B使能时，设置输出信号的频率值；4) 相位控制键(C): C使能时，设置输出信号的相位值；5) 设置取消键(D): D使能时，取消相应的设置；6) 设置使能键(E)：E使能时，执行相关设置的功能；7) 状态设置键(F)：F使能时，进行不同的状态设置；4*4键盘与单片机的连接图如图3-9所示

50、，键盘布置的效果图如图3-10所示。图3-9 键盘与单片机的连接电路 图3-10 矩阵键盘分布3.5 LCD1602显示模块本模块主要用于实时显示从输出反馈回来的波形信号的频率、幅值、相位等信息，以便于用户对系统进行调节，得到所需要的信号信息。LCD1602显示模块的电路图如图3-11所示。其中，电阻R用于调节液晶的显示对比度，PB0-PB7为数据输入端口，PC4（RS）为数据选择端口，PC5（R/W）为读写选通控制端口，PC6（RD）为液晶使能端口，端口15和16分别为液晶背光电源的正极和负极。图3-11 LCD1602显示模块3.6 电源模块电源电路比较简单，由固定电源模块经过三端集成稳压

51、芯片转换成系统所需要的电压值，首先，由两只三端集成稳压器 LM7815 和 LM7915变成稳定的15V 直流电压，15V再由两只三端集成稳压器 LM7812 和 LM7912变成稳定的12V 直流电压。12V 的电压再经两只三端集成稳压器LM7805和LM7905进一步稳压后，变成5V的直流电压供给单片机系统使用。电源电路如图3-12所示。图3-12 电源电路3.7 移相模块因为本设计中需要对放大后的信号进行移相处理，故在其后设计移相范围在-180至180的移相电路。因为电容（C）、电感（L）这些感性负载都具有移相作用，它们与电阻配合能够分别形成RC移相电路、RL移相电路和RLC移相电路。在

52、较高频率下，电感的体积会显得很大，基于系统设计的要求，选择RC移相电路。图3-13用相量图表示了简单串联电路中电阻和电容两端的电压、和输入电压U的关系，值得注意的是：相量法的使用范围是正弦信号的稳态响应，并且在R、C的值都已固定的情况下，由于的值是频率的函数，因此同一电路对于不同频率正弦信号的相量图表示并不相同。在这里，同样的移相电路对不同频率信号的移相角度是不会相同的RC移相电路的设计要针对特定的频率来进行。图3-13 简单的RC移相对图3-13中第一个图进行分析： （3-10）其中，这是一个惯性环节，其对数幅频特性和对数相频特性表达式： （3-11） （3-12）改变T的值就可以改变幅值和频率，使得C固定，但是R可变，就可以改变T的值。根据这两个表达式，使用MATLAB画出的惯性环节的对数幅频特性和对数相频特性如图3-14所示：图3-14 惯性环节的对数幅频特性和对数相频特性由图3-14可以看出，一个RC移相器的移相范围是090，为了得到更大的移相范围可以使用两个RC移相叠加，随着移相的范围变大，幅值衰减也越多，因此将RC与运算放大器组成有源移相电路。图3-15 90超前移相 图3-16 90滞后移相图