XH400 触发器2012

1、第第4 4章章 触发器触发器开始开始引出时序逻辑电路按工作方式分类异步触发器按功能分类RS触发器课堂教学设计结构框架课堂教学设计结构框架任务驱动任务驱动+案例案例+演示演示 引入电子时钟电路课件与组合逻辑电路的区别时序逻辑电路概念同步JK触触发发器器D触发器T触发器T触发器各种触发器间的转换功能分析波形仿真演示小结小结结束触发器应用师生和谐互动 同学们想不想知道我内部的电路结构？ 继续学习后面的几个章节，你就能全面了解我了！数字电子钟原理电路时序逻辑电路时序逻辑电路的输出状态不仅决定于当时的输入状的输出状态不仅决定于当时的输入状态，而且与电路原来的状态有关态，而且与电路原来的状态有关;在电路结

2、构上存在在电路结构上存在反馈，具有记忆功能。即在输入信号撤销后能保持反馈，具有记忆功能。即在输入信号撤销后能保持在输入信号作用时所具有的输出状态在输入信号作用时所具有的输出状态组合逻辑电路组合逻辑电路的输出状态完全由当时的输入变量的输出状态完全由当时的输入变量的组合状态决定，与电路的原状态无关。的组合状态决定，与电路的原状态无关。触发器概述：触发器概述：触发器触发器是构成时序逻辑电路的是构成时序逻辑电路的基本单元电路基本单元电路。触发器具有触发器具有记忆功能记忆功能，能存储一位二进制数码。，能存储一位二进制数码。触发器有三个触发器有三个基本特性基本特性： （1 1）有两个稳态，可分别表示二进制

3、数码有两个稳态，可分别表示二进制数码0 0和和1 1，无外触发时可维持稳态；无外触发时可维持稳态； （2 2）外触发下，两个稳态可相互转换（称翻转）；外触发下，两个稳态可相互转换（称翻转）； （3 3）有两个互补输出端。有两个互补输出端。 本章将按触发器的本章将按触发器的电路结构、触发方式、逻辑功电路结构、触发方式、逻辑功能能分别进行介绍。分别进行介绍。按逻辑功能可分为：双稳态触发器、单稳态触按逻辑功能可分为：双稳态触发器、单稳态触发器、无稳态触发器（多谐振荡器）。发器、无稳态触发器（多谐振荡器）。双稳态触发器中又包含双稳态触发器中又包含RS触发器触发器、JK触发器触发器、D触发器和触发器和T

4、触发器触发器等。等。 触发器按有无动作的统一时间节拍分为：基本触发器按有无动作的统一时间节拍分为：基本触发器、时钟触发器。触发器、时钟触发器。按电路结构可分为：主从触发器、单维持阻塞按电路结构可分为：主从触发器、单维持阻塞触发器和时钟触发器。触发器和时钟触发器。触发器分类：触发器分类：相关知识回顾：组合电路：组合电路：不含记忆元件不含记忆元件 、无反馈、无反馈、输出与原来状态无关。、输出与原来状态无关。本章任务：时序电路：时序电路：本章重点： 掌握触发器的逻辑功能，小规模时序电路的分析方法与掌握触发器的逻辑功能，小规模时序电路的分析方法与设计方法。设计方法。 含记忆元件含记忆元件 、有反馈、有

5、反馈 、输出与原来状态有关。、输出与原来状态有关。 介绍基本介绍基本记忆记忆单元电路触发器，主要内容有电路结构、工作单元电路触发器，主要内容有电路结构、工作原理和逻辑功能。原理和逻辑功能。 介绍时序电路的基本概念、组成结构、逻辑功能，时序电路介绍时序电路的基本概念、组成结构、逻辑功能，时序电路的分析方法与设计方法。的分析方法与设计方法。 第第4 4章章 触发器触发器 概述概述v 触发器触发器能够存储一位二进制信息的基本单元电路。能够存储一位二进制信息的基本单元电路。v 触发器特点触发器特点1.具有两个稳定状态具有两个稳定状态，分别表示逻辑，分别表示逻辑0和逻辑和逻辑1。2.在输入信号作用下，可

6、从一种状态翻转到另一种状态；在输在输入信号作用下，可从一种状态翻转到另一种状态；在输入信号取消后，入信号取消后，能保持状态不变。能保持状态不变。 v 触发器分类触发器分类按按触发方式触发方式分：电位触发方式、主从触发方式及边沿触发方式。分：电位触发方式、主从触发方式及边沿触发方式。按按逻辑功能逻辑功能分：分：RS触发器、触发器、D触发器、触发器、JK触发器和触发器和T触发器。触发器。RD、SD为为1输出不变输出不变4.1 基本触发器基本触发器11101101（一）与非门构成的基本（一）与非门构成的基本RS触发器触发器2. 组成结构组成结构两个稳定状态：两个稳定状态：1. 逻辑符号逻辑符号Q 输

7、出：输出：Q，输入：输入：RD，SD RD=1，SD=1：Q=0，Q=1 RD=1，SD=1：Q=1，Q=0&G1QRD&G2QSDQQRDSDRS&G1QRD&G2QSDRDSDQ Q010 1101 000 不定（不定（X）11 不变不变&G1QRD&G2QSD4.1 基本触发器基本触发器4. 特征表特征表10113. 工作原理工作原理1000 RD、SD同时变同时变为为1时，输出不稳时，输出不稳定。定。 RD=0，SD=1：Q=1，Q=0 RD=1，SD=0：Q=0，Q=1 RD=0，SD=0：Q=1，Q=1，且不稳定且不稳定 RD=1，SD=1：Q，Q 保持不变保持不变0101&G1Q

8、RD&G2QSD&G1QRD&G2QSDQ： 触发器原端或触发器原端或1端端。 RD：置：置0或复位端（低电平有效，逻辑符号上用圆圈表示。）或复位端（低电平有效，逻辑符号上用圆圈表示。）SD：置：置1或置位端（低电平有效）或置位端（低电平有效）Q ：触发器非端或：触发器非端或0端端通常将通常将Q端状态作为触发器的输出状态。端状态作为触发器的输出状态。4.1 基本触发器基本触发器 RDSDQ Q010 1101 000 不定（不定（X）11 不变不变4. 特征表特征表QQRDSDRSRDSDQnQn+1 0 0 0 X 0 0 1 X 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1

9、1 1 1 0 0 1 1 1 15. 5. 特征方程特征方程Qn+1+1卡诺图卡诺图特征方程特征方程Qn ：原状态或现态：原状态或现态Qn+1+1：新状态或次态：新状态或次态输入同为输入同为1，输出不变。，输出不变。特征表特征表4.1 基本触发器基本触发器输入同为输入同为0，输出不定。，输出不定。置置1有效，输出有效，输出Q为为1。置置0有效，输出有效，输出Q为为0。1DDDD1SRQRSQnn约束条件：输入信约束条件：输入信号不能同时为零。号不能同时为零。QnRDSD0001111001000111Qn+14.1 基本触发器基本触发器（二）或非门构成的基本（二）或非门构成的基本RS触发器触

10、发器2. 组成结构组成结构1. 逻辑符号逻辑符号Q 输出：输出：Q，输入：输入：RD，SDRD SD Qn+1 0 0 Qn 0 1 1 1 0 0 1 1 X3. 特征表、特性方程特征表、特性方程 0DDDD1SRQRSQnnQQRDSDRS1G1QRD1G2QSD 基本基本RSRS触发器的触发方式：触发器的触发方式：逻辑电平直接触发逻辑电平直接触发。（由输入信号直接控制）。但是在实际工作中，要求触（由输入信号直接控制）。但是在实际工作中，要求触发器按统一的节拍进行状态更新。措施：发器按统一的节拍进行状态更新。措施： 同步触发器同步触发器（时钟触发器或钟控触发器）：具有时（时钟触发器或钟控触

11、发器）：具有时钟脉冲钟脉冲CPCP控制的触发器。该触发器状态的改变与时钟脉控制的触发器。该触发器状态的改变与时钟脉冲同步。冲同步。 CPCP：控制时序电路工作节奏的固定频率的脉冲信号，：控制时序电路工作节奏的固定频率的脉冲信号，一般是矩形波。一般是矩形波。 同步触发器的状态更新时刻：受同步触发器的状态更新时刻：受CPCP输入控制。输入控制。 触发器更新为何种状态：由触发输入信号决定。触发器更新为何种状态：由触发输入信号决定。4.2 4.2 同步触发器同步触发器1. 电路组成与工作原理电路组成与工作原理CP=0：状态保持：状态保持增加一个控制端，控制触发器的状态随输入变化增加一个控制端，控制触发

12、器的状态随输入变化。S=0，R=0：Qn+1=Qn S=1，R=0：Qn+1=1 S=0，R=1：Qn+1=0 S=1，R=1：Qn+1= X 输入端输入端R、S通过与非门通过与非门作用于基本作用于基本RS触发器。触发器。CP=1：RS触发器输入端均为触发器输入端均为1。4.2 同步触发器同步触发器同步同步RS触发器触发器第一部分：与非第一部分：与非门门G1和和G2构成基构成基本本RS触发器触发器第二部分：第二部分：与非门与非门G3和和G4构成构成控制电路控制电路 G2S&G1QR&QG3S&G4R&CP1 11 1符号：符号：QQRS1R1SCPC12. 功能表功能表（在CP=1期间有效）现

13、态：现态：CPCP脉冲作用前触发器的原状态，用脉冲作用前触发器的原状态，用Q Qn n表示；表示；次态：次态：CPCP脉冲作用后触发器的新状态，用脉冲作用后触发器的新状态，用Q Qn+1n+1表示。表示。R为高电平有效触发 S为高电平有效触发 R、S不允许同时有效约束条件 01SRQRSQnn3. 特性方程特性方程4.2 同步触发器同步触发器约束条件：输入不能同时为约束条件：输入不能同时为1。4. 状态图状态图描述触发器的状态转换关系及转换条件的图形称为状态图011/1/10/01/当触发器处在0状态，即Qn=0时，若输入信号 01或11，触发器仍为0状态；RS当触发器处在1状态，即Qn=1时

14、，若输入信号 10或11，触发器仍为1状态；RSRS若 10，触发器就会翻转成为1状态。RS若 01，触发器就会翻转成为0状态。4.2 同步触发器同步触发器假设：假设：CP=1时，输入信号不改变。时，输入信号不改变。5. 同步同步RS触发器波形图分析触发器波形图分析SR=00,Q保持保持。SR=10,Q置置1。SR=01,Q置置0。SR=11,Q不定不定。4.2 同步触发器同步触发器4.2.2 4.2.2 同步同步D D触发器触发器G3 G4G1 G2 S RDG1 G2CPQ Q(a) D 触发器的构成1D D CP 1D C1Q Q(c) 逻辑符号CPG3 G4&Q Q(b) D 触发器的

15、简化电路SR&DQDDQRSQnnn1CP=1期间有效期间有效将S=D、R=D代入同步RS触发器的特性方程，得同步D触发器的特性方程：4.2 同步触发器同步触发器01D=1/0/0/1/状状态态图图波波形形图图在数字电路中，凡在CP时钟脉冲控制下，根据输入信号D情况的不同，具有置0、置1功能的电路，都称为D触发器。CPDQQ4.2 同步触发器同步触发器同步触发器的空翻同步触发器的空翻同步触发器在一个CP脉冲作用后，出现两次或两次以上翻转的现象称为空翻。同步RS触发器的空翻现象 4.2 同步触发器同步触发器边沿触发器边沿触发器：仅在：仅在CPCP某一约定跳变时刻到来时才接某一约定跳变时刻到来时才

16、接受输入信号；其他时刻输入信号的变化不会引起输受输入信号；其他时刻输入信号的变化不会引起输出信号状态的变化。一般靠出信号状态的变化。一般靠CPCP脉冲上升沿或下降沿脉冲上升沿或下降沿进行触发。进行触发。正边沿触发器：靠正边沿触发器：靠CPCP脉冲上升沿触发。脉冲上升沿触发。负边沿触发器：靠负边沿触发器：靠CPCP脉冲下降沿触发。脉冲下降沿触发。触发方式：边沿触发方式。触发方式：边沿触发方式。可提高触发器工作的可靠性，增强抗干扰能力。可提高触发器工作的可靠性，增强抗干扰能力。 为解决空翻问题引入边沿触发器。为解决空翻问题引入边沿触发器。4.3 4.3 边沿触发器边沿触发器边沿触发器主要包括：边沿

17、触发器主要包括：主从触发器；维持阻塞触发器。主从触发器；维持阻塞触发器。主从触发器：主从触发器：由两级触发器构成，工作特点：由两级触发器构成，工作特点：第一步，第一步，CPCP=1=1期间，主触发器的输出状态由输入信期间，主触发器的输出状态由输入信号的状态确定，从触发器的输出状态保持不变。号的状态确定，从触发器的输出状态保持不变。第二步，当第二步，当CPCP从从1 1变为变为0 0时，主触发器的输出状态送时，主触发器的输出状态送入从触发器中，从触发器的输出状态由主触发器当时入从触发器中，从触发器的输出状态由主触发器当时的状态决定。的状态决定。在在CPCP=0=0期间，由于主触发器的输出状态保持

18、不变，期间，由于主触发器的输出状态保持不变，因而受其控制的从触发器的状态也保持不变。因而受其控制的从触发器的状态也保持不变。 触发方式：主从触发方式（触发方式：主从触发方式（CPCP下降沿有效）。下降沿有效）。主从触发器状态的更新只发生在主从触发器状态的更新只发生在CPCP脉冲的下降沿，脉冲的下降沿，触发器的新状态由触发器的新状态由CPCP脉冲下降沿到来之前的脉冲下降沿到来之前的R R、S S信信号决定。号决定。 4.3 4.3 边沿触发器边沿触发器4.3 4.3 边沿触发器边沿触发器1. 逻辑符号逻辑符号（一）主从（一）主从RS触发器触发器 输入信号：输入信号：R、S（高有效）（高有效） 同

19、步同步RS触发器在触发器在CP时，时，R、S变化引起变化引起输出多次改变。输出多次改变。时钟输入：时钟输入：CP 主从触发器有多种：主从主从触发器有多种：主从RS触发器、主从触发器、主从JK触发器及主从触发器及主从T触发器等。触发器等。异步置异步置0、置、置1：RD、SD （不受（不受CP限制，低有效）限制，低有效）输出信号：输出信号：Q、QQQRS1R1SCPC1SDSRDR2. 组成及工作原理组成及工作原理组成：由两个同步组成：由两个同步RS触发器级联而成。触发器级联而成。 工作原理：工作原理：从触发器从触发器主触发器主触发器 CP为高电平：主触发器输出为高电平：主触发器输出A、B按照同步

20、按照同步RS触发器的功能翻触发器的功能翻转，从触发器的状态不变，转，从触发器的状态不变，Q状态状态保持。保持。 CP变为低电平：信号变为低电平：信号A、B作作为从触发器为从触发器S、R信号输入，从触信号输入，从触发器状态变化。从触发器的动作发器状态变化。从触发器的动作发生在发生在CP的下降沿。的下降沿。 CP为低电平以后：主触发器为低电平以后：主触发器维持原状态不变，从触发器的状维持原状态不变，从触发器的状态不再改变。态不再改变。 时钟时钟CP直接作用于主触直接作用于主触发器，反相后作用于从触发器。发器，反相后作用于从触发器。 主从主从RS触发器的翻转只发生在触发器的翻转只发生在CP的下降沿。

21、的下降沿。4.3 4.3 边沿触发器边沿触发器3. 3. 特征表特征表01SRQRS Qnn4. 特征方程特征方程 RSQn+1 00 Qn 01 1 10 0 11 X 主从主从RS触发器特征表触发器特征表结论：结论：主从主从RS触发器触发器的特性方程与的特性方程与同步同步RS触发器触发器相同，只相同，只是控制方式不同，逻辑符号亦不同。是控制方式不同，逻辑符号亦不同。QQRS1R1SCPC1SDSRDRQQRS1R1SCPC14.3 4.3 边沿触发器边沿触发器1. 组成组成（二）主从计数触发器（二）主从计数触发器2. 逻辑功能逻辑功能R= Qn S= QnnnnnnnQQQQQRSQ1 特

22、征方程表明：每一个特征方程表明：每一个CP的下降沿都会使触发器的输出状的下降沿都会使触发器的输出状态发生一次变化。触发器以一位二进制数方式记录态发生一次变化。触发器以一位二进制数方式记录CP时钟信号时钟信号的个数，称其为计数触发器，也称为的个数，称其为计数触发器，也称为T触发器。触发器。 3. 逻辑符号逻辑符号QQRS1R1SCPC1SDSRDRQQCPCSDSRDRQQCPC4.3 4.3 边沿触发器边沿触发器4. 应用应用 电路连接的特点：第一个触发器的电路连接的特点：第一个触发器的CP1端作为计数脉冲端作为计数脉冲CP输入端，输入端，Q1与第二个触发器的与第二个触发器的CP2端相连，依次

23、有端相连，依次有Qi与与CPi+1相相连，触发器的输出连，触发器的输出Q4Q3Q2Q1代表四位二进制数。代表四位二进制数。 CPQ1Q11R1SC1SRQ2Q21R1SC1SRQ3Q31R1SC1SRQ4Q41R1SC1SR4.3 4.3 边沿触发器边沿触发器4. 应用应用 每一个每一个CP下降沿，都会使下降沿，都会使Q的状态变化，的状态变化，Q4Q3Q2Q1代表四代表四位二进制数位二进制数，故称该电路为四位二进制计数器。，故称该电路为四位二进制计数器。 CP信号频率每经过一个触发器频率减半，信号频率每经过一个触发器频率减半， Q4输出信号的输出信号的频率是输入脉冲的十六分之一，这种频率之间的

24、关系称为频率是输入脉冲的十六分之一，这种频率之间的关系称为“分分频频”。Q1是是CP信号的二分频，信号的二分频，Q4是是CP信号的十六分频。信号的十六分频。 4.3 4.3 边沿触发器边沿触发器1. 逻辑符号逻辑符号（三）主从（三）主从JK触发器触发器输入信号：输入信号：J、K时钟输入：时钟输入：CP异步置异步置0、置、置1：RD、SD （不受（不受CP限制，低有效）限制，低有效）输出信号：输出信号：Q、QQQKJ1K1JCPC1SDSRDR4.3 4.3 边沿触发器边沿触发器2. 逻辑功能逻辑功能由两个同步由两个同步RS触发器构成触发器构成CP=0：从触发器接受主触发器状态并动作：从触发器接

25、受主触发器状态并动作CP=1: 主触发器接受激励信号并主触发器接受激励信号并动作动作nnnnQKQQJQ1 nnnQKQJQ1 主触发器主触发器从触发器从触发器1 1 时钟时钟CP直接作用于主触发直接作用于主触发器，反相后作用于从触发器。器，反相后作用于从触发器。 忽略异步输入信号忽略异步输入信号RDSDnQKRnQJS特征表特征表 KJQn+1 00 Qn 10 0 01 1 11 nQ nnQRSQ14.3 4.3 边沿触发器边沿触发器特征表特征表 KJQn+1 00 Qn 10 0 01 1 11 nQ 2. 状态转换图和激励表状态转换图和激励表 激励表激励表 Qn Qn+1 J K 0

26、 0 0 0 1 1 0 0 0 0 0 1 1 0 0 1 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 10状态状态 0状态状态 1J=0K=XK=0J=XJ=1K= XK=1J= X状态转换图状态转换图14.3 4.3 边沿触发器边沿触发器3. 主从主从JK触发器对激励信号的要求触发器对激励信号的要求CP=1期间期间, 若若J、K变化，触发器的状态与特征表不一致。变化，触发器的状态与特征表不一致。 为了使主从触发器的逻辑功能符合特征表，为了使主从触发器的逻辑功能符合特征表， 要求要求J、K信信号在时钟号在时钟CP上升沿之前输入，且一直保持到下降沿到来之后。上升沿之前输入，且

27、一直保持到下降沿到来之后。 4.3 4.3 边沿触发器边沿触发器（四）主从（四）主从触发器触发器JK触发器的触发器的J、K端连接在一起构成端连接在一起构成T触发器。触发器。 T 特征表特征表 T Qn+1 0 Qn 1nQ 2. 逻辑符号逻辑符号3. 特征表特征表1. 组成结构组成结构JK 特征表特征表 K J Qn+1 0 0 Qn 1 0 0 0 1 1 1 1nQ QQT1TCPC1SDSRDR4.3 4.3 边沿触发器边沿触发器nnnnQTQTQTQ1 激励表激励表 Qn Qn+1 T 0 0 0 0 1 1 1 0 1 1 1 04. 状态转换图状态转换图5. 特征方程特征方程0T=

28、0T=11T=1T=04.3 4.3 边沿触发器边沿触发器主从触发器：主从触发器：CP=1, 若若J、K变化，触发器的状态与特征表不一致。变化，触发器的状态与特征表不一致。维持阻塞维持阻塞D触发器触发器1. 逻辑符号逻辑符号输入信号：输入信号：D时钟输入：时钟输入：CP(上升沿触发上升沿触发)边沿触发器：边沿触发器：上升沿触发或下降沿触发上升沿触发或下降沿触发，激励端的信号在触发信激励端的信号在触发信 号的前后几个延迟时间内保持不变，便可以稳定地号的前后几个延迟时间内保持不变，便可以稳定地 根据特征表工作。根据特征表工作。 具有较强的抗具有较强的抗干扰能力，可靠性干扰能力，可靠性高。高。 输出

29、信号：输出信号：Q、Q异步置、置：异步置、置：RD、SDQQD21DCPC1SDSRDRD1& 对激励信号对激励信号要求严格，抗干要求严格，抗干扰能力差。扰能力差。4.3 4.3 边沿触发器边沿触发器0 01 11 11 10 02. 逻辑功能逻辑功能D1，Qn0，CP上升沿：上升沿：Qn+11D1，Qn1D0，Qn0D0，Qn1CP上升沿：上升沿：Qn+1?自己分析：自己分析：置置1维持线维持线置置0阻塞线阻塞线0111101001 0011101忽略异步信号忽略异步信号输出维持不变输出维持不变4.3 4.3 边沿触发器边沿触发器 Qn+1=D 特征表特征表 D Qn+1 0 0 1 1 激

30、励表激励表 Qn Qn+1 D 0 0 0 0 1 1 1 0 0 1 1 13. 状态转换图状态转换图4. 特征方程特征方程0D=1D=01D=1D=04.3 4.3 边沿触发器边沿触发器边沿边沿JK触发器触发器1. 逻辑符号逻辑符号输入信号：输入信号：J、K时钟输入：时钟输入：CP（下降沿触发）（下降沿触发）输出信号：输出信号：Q、Q2. 组成结构组成结构 集电极开路与非集电极开路与非门门1、2是输入引导门，是输入引导门，其传输延迟时间比与或其传输延迟时间比与或非门非门3 3、4 4长。长。 与或非门与或非门3 3、4 4构成基本触发器构成基本触发器 。QQKJ1K1JCPC14.3 4.

31、3 边沿触发器边沿触发器3. 工作原理工作原理CP=0：触发器状态保持；：触发器状态保持； CP由由1变为变为0：门：门3、4可以等可以等效成一个基本效成一个基本RS触发器，输出状触发器，输出状态由态由g、h电平决定。电平决定。CP=1：触发器状态保持；：触发器状态保持； 由于门由于门1、2的延迟时间较长，的延迟时间较长，g及及h的状态保持的是的状态保持的是CP下降沿下降沿之前的之前的J、K信号。信号。结论：只要在结论：只要在CP下降沿前一个门的延迟时间下降沿前一个门的延迟时间J、K信号保持不信号保持不变，触发器就能稳定翻转。在变，触发器就能稳定翻转。在CP变为变为0后，即使后，即使J、K变化

32、，由变化，由于门于门1、2延迟的作用，触发器的状态不受延迟的作用，触发器的状态不受J、K变化的影响。变化的影响。 边沿边沿JK触发器的特征表、触发器的特征表、状态转换图、特征方程均状态转换图、特征方程均与主从与主从JK触发器相同。触发器相同。 CP=0： h和和g端端为为1，门，门3及及4被封锁，被封锁，触发器状态保持。触发器状态保持。 CP=1：状态可以表示：状态可以表示为：为： 触发器的状态维持不变。触发器的状态维持不变。QQQQQQQQQQgh114.3 4.3 边沿触发器边沿触发器1. 移位寄存器移位寄存器4.4 4.4 触发器的应用触发器的应用应用：应用： 四个四个D触发器的时钟触发

33、器的时钟接在一起，作为移位脉冲。接在一起，作为移位脉冲。 置置0 0端连在一起作为清端连在一起作为清零端，加入一个负脉冲，零端，加入一个负脉冲，各触发器的状态全为各触发器的状态全为0。 置置1 1端接端接在一起，接高在一起，接高电平。电平。数码数码1数码数码1数码数码2数码数码1数码数码3数码数码2数码数码1数码数码4数码数码3数码数码22. 计数器计数器 CPi+1与与Qi相连，相连，Qi+1在在Qi下降沿翻转。下降沿翻转。4.4 4.4 触发器的应用触发器的应用 D与与Q连接，因连接，因此此Q在在CP上升沿翻上升沿翻转。转。 由由D触发器构成触发器构成的四位二进制计数的四位二进制计数器器

34、3.触发器逻辑功能变换触发器逻辑功能变换4.4 4.4 触发器的应用触发器的应用nnnQKQJQ1DQn1（1）JK触发器改为触发器改为D触发器触发器JK触发器特征方程：触发器特征方程：D触发器特征方程：触发器特征方程：KJDD比较得：比较得：（2）D触发器改为触发器改为JK触发器触发器D触发器特征方程：触发器特征方程：DQn1JK触发器特征方程：触发器特征方程：nnnQKQJQ1比较得：比较得：nnQKQJD若用与非门实现，则：若用与非门实现，则： nnQKQJDnnnnQDDQ)QD(QQQKJ1K1JCPC11D1. 同步同步RS触发器触发器2. 主从主从JK触发器触发器3. 维持阻塞维持阻塞D触发器触发器01SRQRSQnnnnnQKQJ Q1逻辑功能与主从逻辑功能与主从JK触发器相同，触发器相同， 只是触发方式不同。只是触发方式不同。Qn+1=D4. 边沿边沿JK触发器触发器触发器小结触发器小结 本小节应重点掌握以下内容：触发器的基本概念；电平触发本小节应重点掌握以下内容：触发器的基本概念；电平触发与边沿触发的概念；与边沿触发的概念；RS、JK、D触