数字电子技术PLD

1、第八章第八章 可编程逻辑器件可编程逻辑器件（PLD）8.1 概述概述8.2 现场可编程逻辑阵列（现场可编程逻辑阵列（FPLA）8.3 可编程阵列逻辑（可编程阵列逻辑（PAL）8.4 通用阵列逻辑（通用阵列逻辑（GAL）8.1 概述概述一、一、PLD发展概况发展概况通用型通用型SSI、MSI、LSI-模块化设计方法模块化设计方法专用集成电路（专用集成电路（ASIC）能把所设计的数字能把所设计的数字系统做成一片大规模集成电路，体积小、重量系统做成一片大规模集成电路，体积小、重量轻、功耗低，可靠性高。轻、功耗低，可靠性高。可编程逻辑器件（可编程逻辑器件（PLD）一、一、PLD发展概况发展概况1. 数

2、字集成电路从功能上有分为通用型、专用型两大类数字集成电路从功能上有分为通用型、专用型两大类2. PLD的特点：的特点： 可编程逻辑器件可编程逻辑器件PLD（Programmable Logic Divice）是一种）是一种通用型器件，其逻辑功能由用户编程设定，具有逻辑功能实现通用型器件，其逻辑功能由用户编程设定，具有逻辑功能实现灵活、集成度高、工作速度快和可靠性高等特点。灵活、集成度高、工作速度快和可靠性高等特点。（1）密度越来越高）密度越来越高单片密度已达十万、几十万、甚至几百万门，已进入超单片密度已达十万、几十万、甚至几百万门，已进入超大规模和甚大规模阶段。大规模和甚大规模阶段。（2）用户

3、可编程且拥有多种编程技术）用户可编程且拥有多种编程技术（3）设计工具不断完善）设计工具不断完善现有的设计自动化软件即支持功能完善硬件描述语言现有的设计自动化软件即支持功能完善硬件描述语言如如VHDL、Verilog等作为文本输入，又支持逻辑电路等作为文本输入，又支持逻辑电路图、工作波形图等作为图形输入。图、工作波形图等作为图形输入。 如如isp、icr。 二、二、LSI的现状和前景的现状和前景 从应用的角度分 专用型：如手机芯片、电视机芯片从逻辑功能分PLD CPU 单片机从制造工艺分三、三、 LSI的分类的分类通用型：如存储器、微处理器、单片机双极型单极型按集成度按集成度：低密度：低密度PL

4、D （700门门/片）和高片）和高密度密度PLD。低密度低密度PLD：FPLA、PAL和和GAL高密度高密度PLD：CPLD和和FPGA四、四、PLD的分类的分类表一表一 四种四种PLD 电路的结构特点电路的结构特点 类类 型型 与与 阵阵 列列 或或 阵阵 列列 输输 出出 方方 式式PROM固 定可编程TS, OCFPLA可编程可编程TS, OC， H, LPAL可编程固 定TS, I/O, 寄存器 GAL可编程固 定可编程五、五、PLD的一般结构的一般结构六、六、PLD电路惯用画法电路惯用画法PLD的互补输出缓冲器的互补输出缓冲器PLD的三态的三态输出缓冲图输出缓冲图:PLD的与门的与门

5、表示法表示法:PLD的或门的或门表示法表示法:PLD的与门缺省的与门缺省表示法表示法:1.PLD是实现电子设计自动化的硬件基础：是实现电子设计自动化的硬件基础： 基于芯片的设计方法基于芯片的设计方法传统电子系统设计方法传统电子系统设计方法EDA是是“基于芯片的设计方法基于芯片的设计方法”：固定功能元件固定功能元件电路板的设计电路板的设计电电 子子 系系 统统可编程器件可编程器件芯芯 片片 设设 计计电路板的设计电路板的设计电电 子子 系系 统统传统的数字系统设计方法是传统的数字系统设计方法是“固定功能集成块固定功能集成块+连线连线”，见图。，见图。七、电子设计自动化简介七、电子设计自动化简介当

6、然，仅有硬件还不够，还要有当然，仅有硬件还不够，还要有EDA软件。本章只介绍硬件。软件。本章只介绍硬件。2.2.基于基于PLDPLD设计流程设计流程 基于可编程逻辑器件设计分为三个步骤：设计输入、设计基于可编程逻辑器件设计分为三个步骤：设计输入、设计实现、编程。其设计流程如下图。实现、编程。其设计流程如下图。器器 件件 编编 程程功能仿真功能仿真设计输入设计输入 原理图原理图 硬件描述语言硬件描述语言设计实现设计实现 优化优化 合并、映射合并、映射 布局、布线布局、布线器件测试器件测试时时序序仿仿真真设计实现：设计实现：生成下载所需的各种文件。生成下载所需的各种文件。器件编程：器件编程：即即“

7、下载下载”和和“配置配置”，即将编程数据放到具体的可编程，即将编程数据放到具体的可编程 器件中。器件中。8.2 现场可编程逻辑阵列（现场可编程逻辑阵列（FPLA） 现场可编程逻辑阵列现场可编程逻辑阵列FPLA由由可编程的与可编程的与逻辑阵列逻辑阵列和和可编程的或可编程的或逻辑阵列以及逻辑阵列以及输出缓冲器输出缓冲器组成组成一、一、FPLA与与ROM的比较的比较1）电路结构极为相似，都是由一个与逻辑阵列、一个）电路结构极为相似，都是由一个与逻辑阵列、一个或逻辑阵列和输出缓冲器组成。或逻辑阵列和输出缓冲器组成。2）ROM的与逻辑阵列是的与逻辑阵列是固定的固定的，而，而FPLA 的与逻辑阵的与逻辑阵

8、列是列是可编程的可编程的。3）ROM 的与逻辑阵列将输入变量的全部最小项都译的与逻辑阵列将输入变量的全部最小项都译出了，而出了，而FPLA 的与逻辑阵列只产生所需要的少得多的的与逻辑阵列只产生所需要的少得多的乘积项。乘积项。ROM的基本结构的基本结构FPLA的基本结构的基本结构IIIIIIIO12012022IIIIIIIO01201021IIO0208.3 可编程阵列逻辑（可编程阵列逻辑（PAL） 一、一、PAL的特点的特点 PAL器件由可编可编程的程的与与逻辑阵列、固定的固定的或或逻辑阵列和输出电路输出电路三部分组成。它采用双极型工艺制作，熔丝编程方式。 二、二、PAL的基本电路结构的基本

9、电路结构 三、三、PAL的输出电路结构的输出电路结构 专用输出结构专用输出结构 a. 其输出端是一个与或门、与或非门或者是互补输其输出端是一个与或门、与或非门或者是互补输出结构；出结构； b. 其共同特点是所有设置的输出端只能用作输出使其共同特点是所有设置的输出端只能用作输出使用；用； c. 该结构的该结构的PAL器件只能用来产生组合逻辑函数器件只能用来产生组合逻辑函数。 专用输出型（与或输出型），其输出也有三种类型专用输出型（与或输出型），其输出也有三种类型（1）型号中带有字符）型号中带有字符H的芯片，如的芯片，如PAL10H8，输出，输出高电平有效。高电平有效。（2）型号中带有字符）型号中

10、带有字符L的芯片，如的芯片，如PAL12L8，输出，输出低电平有效。低电平有效。（3）型号中带有字符）型号中带有字符C的芯片，如的芯片，如PAL20C1，输出，输出为互补输出。为互补输出。可编程I/O输出结构 或门输出经过三态输出缓冲器，可直接送往输出，也可再经或门输出经过三态输出缓冲器，可直接送往输出，也可再经互补输出的缓冲器反馈到与阵列输入。即它既可作为输出用，也互补输出的缓冲器反馈到与阵列输入。即它既可作为输出用，也可作为输入用。用于实现复杂的组合逻辑电路。可作为输入用。用于实现复杂的组合逻辑电路。 目前常用的产品有目前常用的产品有 PAL19L8PAL19L8、PAL20L10PAL2

11、0L10等。等。II/OOE当当OE=0时，三态输出呈高阻态，时，三态输出呈高阻态，I/O引脚作输入使用；引脚作输入使用；当当OE=1时，三态门选通，时，三态门选通，I/O引脚作输出使用。引脚作输出使用。寄存器输出结构 这种结构的输出端有一这种结构的输出端有一D触发器。在时钟的上升沿先将触发器。在时钟的上升沿先将或门输出寄存在或门输出寄存在D触发器的触发器的Q端，当使能信号端，当使能信号OE有效时，有效时，Q端的信号经三态缓冲器反相后输出，输出为低电平有效。触端的信号经三态缓冲器反相后输出，输出为低电平有效。触发器的发器的Q输出还可以通过缓冲器反馈送至与阵列的输入端，输出还可以通过缓冲器反馈送

12、至与阵列的输入端，实现时序逻辑电路实现时序逻辑电路。目前常用的产品有目前常用的产品有 PAL19PAL19R R4 4、PAL19R8(PAL19R8(R R表示寄存器输出型表示寄存器输出型) )等。等。IQQ1DQ时钟OEC1IQQ1D时钟OEQC1YQ异或输出结构 这种结构的输出部分有两个或门，它们的输出经这种结构的输出部分有两个或门，它们的输出经异或门异或门进进行异或运算后再经行异或运算后再经D触发器和三态缓冲器输出。这种结构不仅触发器和三态缓冲器输出。这种结构不仅便于对与便于对与或逻辑阵列输出的或逻辑阵列输出的函数求反函数求反，还可以实现对寄存器，还可以实现对寄存器状态进行状态进行保持

13、操作保持操作。目前常用的产品有目前常用的产品有 PAL20PAL20X X4 4、PAL20PAL20X X8(8(X X表示异或输出型表示异或输出型) )等。等。QIQIQIY 保持保持 QY I 0求反求反 QY I 1L01 2 3 4 5 6 7 8 9 10L1L2L3A0A1A2A3123123123123DCBACABL 0DBCDCACBAL 1CBACBAL 2DACDCBDCBACABL 3DACDCBLL 03DCBAA A和和B B的的1616种运算结构种运算结构1. 12. A+B3. A4. A+B5. B6. A B7. A B8. A+B9. A10. A B1

14、1. 012. A B13. A B14. A B15. B16. A+B五、五、PAL器件使用时的优缺点器件使用时的优缺点PAL选定芯片型号后，其输出结构就选定选定芯片型号后，其输出结构就选定PAL有有20多种不同的型号可供用户使用多种不同的型号可供用户使用PAL器件的出现为数字电路的研制工作和小批量产品器件的出现为数字电路的研制工作和小批量产品的生产提供了很大的方便的生产提供了很大的方便PAL采用的是双极型熔丝工艺，只能一次性编程采用的是双极型熔丝工艺，只能一次性编程PAL输出方式是固定的，不能重新组态，因而编程灵输出方式是固定的，不能重新组态，因而编程灵活性较差。活性较差。8.4 通用阵

15、列逻辑（通用阵列逻辑（GAL） 一、一、GAL的特点的特点1、GAL采用电可擦除的采用电可擦除的CMOS（E2CMOS）工艺制）工艺制造，可反复多次编程造，可反复多次编程2、GAL采用采用可编程的输出逻辑宏单元可编程的输出逻辑宏单元OLMC（Output Logic Macro Cell），），输出组态灵活，具有输出组态灵活，具有很强的通用性很强的通用性3、 GAL具有加密功能具有加密功能二、二、GAL的电路结构的电路结构1.1.常用的常用的GALGAL器件有器件有GAL16V8GAL16V8和和GAL22V10GAL22V10两种系列，它们两种系列，它们的结构基本相同的结构基本相同2.GAL

16、16V82.GAL16V8有一个有一个3232* *6464位的可编程与逻辑阵列位的可编程与逻辑阵列3.GAL16V83.GAL16V8有有8 8个输出逻辑宏单元个输出逻辑宏单元(OLMC)(OLMC)4.104.10个输入缓冲器，个输入缓冲器，8 8个三态输出缓冲器和个三态输出缓冲器和8 8个反馈个反馈/ /输输入缓冲器入缓冲器5.325.32列表示有列表示有1616个输入变量，个输入变量，6464行表示有行表示有6464个乘积项，个乘积项，共有共有20482048个可编程点个可编程点6.6.组成组成“或或”逻辑阵列的逻辑阵列的8 8个或门分别包含于个或门分别包含于8 8个个OLMCOLMC

17、中，中，每一个每一个OLMCOLMC固定连接固定连接8 8个乘积项，不可编程个乘积项，不可编程三、三、GALGAL的输出逻辑宏单元（的输出逻辑宏单元（OLMCOLMC） 1.OLMC1.OLMC中的或门完成或操作，有中的或门完成或操作，有8 8个输入端，固个输入端，固定接收来自定接收来自“与与”逻辑阵列的输出，或门输出端逻辑阵列的输出，或门输出端只能实现不大于只能实现不大于8 8个乘积项的与个乘积项的与- -或逻辑函数；或逻辑函数；2.2.或门的输出信号送到一个受或门的输出信号送到一个受XORXOR（n)n)信号控制信号控制的异或门，完成极性选择，当的异或门，完成极性选择，当XORXOR（n)

18、=0n)=0时，异时，异或门输出与输入（或门输出）同相，当或门输出与输入（或门输出）同相，当XORXOR（n n）=1=1时，异或门输出与输入反相时，异或门输出与输入反相3.OLMC中的四个多路选择器分别是输出数据选中的四个多路选择器分别是输出数据选择器择器OMUX、乘积项数据选择器、乘积项数据选择器PTMUX、三态、三态数据选择器数据选择器TSMUX和反馈数据选择器和反馈数据选择器FMUX，它们在控制信号它们在控制信号AC（0）和）和AC1（n）的作用下，）的作用下，可实现不同的输出电路结构形式。可实现不同的输出电路结构形式。 四、四、OLMCOLMC的五种工作模式的五种工作模式 OLMCO

19、LMC在在SYNSYN，AC(0)AC(0)，AC1(n)AC1(n)的控制下，可以重新组态，的控制下，可以重新组态，即可以工作在五种不同模式下：即可以工作在五种不同模式下：专用输入模式专用输入模式专用组合输出模式专用组合输出模式带反馈的组合输出模式带反馈的组合输出模式时序逻辑的组合输出模式时序逻辑的组合输出模式寄存器输出模式寄存器输出模式SYNSYN为为0 0或或1 1用以决定被组态的用以决定被组态的OLMCOLMC是时序或组合逻辑电是时序或组合逻辑电路，路，AC(0)AC(0)，AC1(n)AC1(n)用以控制用以控制OLMCOLMC的电路结构，的电路结构，AC(0)AC(0)是是所有所有

20、OLMCOLMC共用的，而共用的，而AC1AC1（n n）则是每）则是每OLMCOLMC个单独具有的。个单独具有的。1）SYN=1，AC(0)=0，AC1(n)=1时，OLMC（n）的电路结构为专用输入模式（专用输入模式（101101）模式。此时输出三态缓冲器为禁止态而使相应的I/O端不能作输出只能作输入端使用，并且该输入信号需经邻级OLMC的FMUX反馈回“与”逻辑阵列输入。2）SYN=1，AC（0）=0，AC1(n)=0时，OLMC（n）的电路结构为专用组合输出模式专用组合输出模式（100）。此时输出三态缓冲器处于工作状态，输出始终允许，异或门的输出经OMUX送到三态缓冲器。XOR（n)=

21、0时输出的组合逻辑函数为低电平有效，当XOR（n)=1时为高电平有效。当相邻OLMC的AC1（m)也为0时，FMUX接地，没有反馈信号，相应的I/O端只能作纯组合输出而不能作反馈输入使用。3) SYN=1，AC（0）=1，AC1(n)=1时，OLMC（n）的电路结构为带反馈的组合输出模式（带反馈的组合输出模式（111111）。输出三态缓冲器由第一乘积项控制，并且三态缓冲器的输出信号又反馈回“与”逻辑阵列的输入。在111模式下，只要有一个OLMC工作在111模式，则8个OLMC必然全工作在111模式；SYN4）SYN=0，AC（0）=1，AC1(n)=0时，OLMC（n）的电路结构为寄存器输出模

22、式寄存器输出模式(010)(010)，是时序逻辑电路。引脚1是时钟信号CK输入端，引脚11是公共三态控制信号的输入端；异或门的输出送D触发器寄存，D触发器的Q端输出，送到三态输出缓冲器，同时 端经FMUX反馈回“与”逻辑阵列输入。Q5）SYN=0，AC（0）=1，AC1(n)=1时，OLMC（n）的电路结构为时序逻辑的组合输出模式时序逻辑的组合输出模式(011)(011)。此时，异或门的输出直接送往输出三态缓冲器，输出三态缓冲器由第一乘积项控制，而I/O（n）信号经FMUX反馈回“与逻辑阵列”。须注意的是，工作在011模式的OLMC不能单独存在，必须和寄存器输出的010模式的OLMC共存于一片

23、GAL芯片中，也就是说，工作在011模式的OLMC是时序逻辑电路中的组合逻辑部分，五、GAL的编程与逻辑阵列与逻辑阵列与逻辑阵列与逻辑阵列电子标签电子标签电子标签电子标签保留地址空间保留地址空间结构控制字结构控制字.整体擦除整体擦除保留保留加密单元加密单元行行地地址址0313233596061626382位63 0结构控制字结构控制字(82位位)32位乘位乘积项禁积项禁止止 4位位XOR(n) 1位位 SYN 8位位AC1(n) 1位位 AC0 4位位XOR(n)32位位乘积项乘积项禁止禁止PT63-PT32 12-15 12-19 16-19 PT31-PT0六、其他类型的可编程逻辑器件六、

24、其他类型的可编程逻辑器件1 1）EPLDEPLD和和CPLDCPLD是从是从PALPAL、GALGAL发展起来的阵列型高密度发展起来的阵列型高密度PLDPLD器件，它们大多数采用了器件，它们大多数采用了CMOS EPROMCMOS EPROM、E E2 2PROMPROM和快和快速闪存储器等编程技术，具有高密度、高速度和低功耗速闪存储器等编程技术，具有高密度、高速度和低功耗等特点。它们至少包含三种结构：可编程逻辑宏单元、等特点。它们至少包含三种结构：可编程逻辑宏单元、可编程可编程I/OI/O单元、可编程内部连线。单元、可编程内部连线。2 2）FPGAFPGA结构与阵列型可编程逻辑器件不同，其结

25、构结构与阵列型可编程逻辑器件不同，其结构类似于掩膜可编程门阵列（类似于掩膜可编程门阵列（MPGAMPGA）, ,它有许多独立的它有许多独立的可编程逻辑模块组成，用户可以通过编程将这些模可编程逻辑模块组成，用户可以通过编程将这些模块连接起来实现不同的设计。块连接起来实现不同的设计。FPGAFPGA兼容了兼容了MPGAMPGA和阵和阵列型列型PLDPLD两者的优点，因而具有更高的集成度、更强两者的优点，因而具有更高的集成度、更强的逻辑实现能力和更好的设计灵活性。的逻辑实现能力和更好的设计灵活性。3 3）在系统可编程器件）在系统可编程器件（ISP-PLDISP-PLD）是支持是支持ISPISP技术的

26、技术的可编程逻辑器件，可编程逻辑器件，ISPISP技术是指对器件、电路板或整技术是指对器件、电路板或整个电子系统的逻辑功能可随时进行修改或重构的能个电子系统的逻辑功能可随时进行修改或重构的能力，是一种先进的编程技术。力，是一种先进的编程技术。ISP-PLDISP-PLD可以摆脱编程可以摆脱编程器，只需要通过计算机接口和编程电缆，直接在目器，只需要通过计算机接口和编程电缆，直接在目标系统或印刷线路板上进行编程，使用起来更加方标系统或印刷线路板上进行编程，使用起来更加方便和灵活。便和灵活。*可编程逻辑器件的开发技术简介可编程逻辑器件的开发技术简介开发系统硬件软件PC机编程器编程电缆专用开发软件常用的开发软件Altera公司：MAX+plusIIQuartu