湘潭大学计算机原理 实验一 算术逻辑单元alu实验报告

1、计算机原理与设计实验报告实验一 算术逻辑单元alu姓名： xxx学号： 2013551728班级： 13级软件工程2班实验日期： 2014年 10 月22 日实验地点信息楼605硬件环境intel(r) core i3-3240 ,1.91gb系统环境windows xp sp3设计软件quartus ii 13.0器件型号ep1c12qc240c8一实验目的1 理解算术逻辑单元alu的工作原理。2 掌握算术逻辑单元alu的设计方法。3 验证32位算术逻辑单元alu的加、减、与、移位功能。4 按给定数据，完成几种指定的算术和逻辑运算。二实验内容算术逻辑单元alu的设计如图1-1所示。其中运算器

2、addsub32能实现32位的加减运算。参加运算的两个32位数据分别为a31.0和b31.0，运算模式由aluc3.0的16种组合决定，而aluc3.0的值由4位2进制计数器lpm_counter产生，计数时钟是sclk（图1-1）；r31.0为输出结果，z为运算后的零标志位。alu功能如表1-1所示。表1-1alu的运算功能选择端alucalu功能3 2 1 0* 0 0 0* 0 0 1* 0 1 0* 1 0 0 * 1 0 1* 1 1 00 0 1 10 1 1 11 1 1 1注1、* 表示每一位都移至下一更高有效位, “+”是逻辑或，“加”是算术加三实验步骤（1）设计alu元件a

3、lu元件设计代码：module alu (a,b,aluc,r,z);input 31:0 a,b;input 3:0 aluc;output 31:0 r;output z;assign r = cal(a,b,aluc);assign z = |r;function 31:0 cal;input 31:0 a,b;input 3:0 aluc;casex (aluc)4bx000: cal=a+b;4bx100: cal=a-b;4bx001: cal=a&b;4bx101: cal=a|b;4bx010: cal=ab;4bx110: cal=b15:0,16h0;4bx011: cal

4、=ba4:0;4b1111: cal=$signed(b)a4:0;endcaseendfunctionendmodule（2）以原理图方式建立顶层文件工程原理图如下：（3）查看波形图波形图如下：（4）分配引脚结构图如下：引脚分配表如下：node namedirectionlocationa0_b1inputpin_235aluc3outputpin_140aluc2outputpin_139aluc1outputpin_138aluc0outputpin_137clrinputpin_239da7outputpin_20da6outputpin_19da5outputpin_18da4out

5、putpin_17da3outputpin_16da2outputpin_15da1outputpin_14da0outputpin_13db7outputpin_136db6outputpin_135db5outputpin_134db4outputpin_133db3outputpin_132db2outputpin_128db1outputpin_41db0outputpin_21in7inputpin_12in6inputpin_8in5inputpin_7in4inputpin_6in3inputpin_4in2inputpin_3in1inputpin_2in0inputpin_1

6、r7outputpin_164r6outputpin_163r5outputpin_162r4outputpin_161r3outputpin_160r2outputpin_159r1outputpin_158r0outputpin_141sclkinputpin_238zoutputpin_165四实验任务（1）按图1-1所示，在本验证性示例中用数据选择开关（键3控制）的高/低电平选择总线通道上的8位数据进入对应的数据锁存器lpm_latch中；即首先将键3输入高电平，用键2、键1分别向da7.0 置数01010101（55h），这时在数码管4/3上显示输入的数据（55h）；然后用键3输入低

7、电平，再用键2、键1分别向db7.0置数10101010（aah），这时在数码管2/1上显示输入的数据（aah）；这时表示在图1-1中的两个锁存器中分别被锁入了加数55h和被加数aah。可双击图1-1的alu元件，了解其verilog hdl描述。（2）键6控制时钟sclk，可设置表1-1的aluc3.0=0 f。现连续按动键6，设置操作方式选择aluc3.0=0000（加法操作），使数码管8显示0，以验证alu的算术运算功能： 当键7设置clr=0时，数码管6/5=ff（55h+aah=ffh）；当键7设置cn=1（复位）时，数码管7/6/5=100（z=1）；键key6控制时钟sclk，设

8、置aluc3.0=0f，key7设置clr=0或clr=1，验证alu的逻辑运算功能，并记录实验数据。表1-2 da7.0，db7.0设置值检查r7.0z寄存器内容aluc3 2 1 0clrda7.0db7.01111111100101010110101010100000000000101010101101010101010(3) 验证alu的算术运算和逻辑运算功能，alu模块功能可参照表1-1。表1-3给定了寄存器drl=da7.0和dr2=db7.0的数据(十六进制)，要求根据此数据对照逻辑功能表所得的理论值(要求课前完成)与实验结果值进行比较(均采用正逻辑0)。表1-3aluc3 2 1 0da7.0db7.0alu功能运算结果r7.0（clr=0）0000aa55ra加bff0001aa55ra与b000010aa55r=a异或bff0011aa55r=b逻辑左移a4.0位000100ff01ra减bfe0101ff01ra或bff0110ff01rb逻辑左移16位000111ff01rb逻辑右移a4.0001000ffffra加bff1001ffffra与bff1010ffffr=a异或b001011ffffr=b逻辑左移a4.0位0011005501ra减b5411015501ra或b5511105501rb逻辑左移16位0011115501r=b算术右