集成计数器的功能扩展

1、第六章第六章 主要内容主要内容6.1 6.1 计数器计数器6.2 6.2 寄存器寄存器6.3 6.3 序列码发生器序列码发生器6.4 6.4 数字电子钟数字电子钟6.5 6.5 小结小结6.1.1 6.1.1 计数器的分类计数器的分类按进位方式，分为同步和异步计数器按进位方式，分为同步和异步计数器按进位制，分为模二、模十和任意模计数器按进位制，分为模二、模十和任意模计数器按逻辑功能，分为加法、减法和可逆计数器按逻辑功能，分为加法、减法和可逆计数器按集成度，分为小规模与中规模集成计数器按集成度，分为小规模与中规模集成计数器用来计算输入脉冲数目用来计算输入脉冲数目6.1.2 6.1.2 中规模计数

2、器中规模计数器三、中规模异步计数器三、中规模异步计数器二、四位二进制可逆计数器二、四位二进制可逆计数器一、四位二进制同步计数器一、四位二进制同步计数器（一）（一）四位二进制同步计数器四位二进制同步计数器CT74161 四个主从四个主从J-K触发器构成触发器构成D A:高位高位低位低位CP: 时钟输入，上升沿时钟输入，上升沿有效有效R: 异步清零，低电平有效异步清零，低电平有效LD: 同步预置，低电平有效同步预置，低电平有效QD QA:高位高位低位低位P、T：使能端，多片级联：使能端，多片级联1、逻辑符号、逻辑符号 输输 入入 输输 出出CPRLDP(S1) T(S2) A B C DQA QB

3、 QC QD00 0 0 0 10A B C DA B C D110保持保持11 0保持保持111 1计数计数CT74161功能表功能表(1).(1).异步清除：当异步清除：当R=0R=0，输出，输出“0000”0000”状态。状态。与与CPCP无无关关(2).(2).同步预置：当同步预置：当R=1R=1，LD=0LD=0，在在CPCP上升沿时上升沿时， 输输出端即反映输入数据的状态出端即反映输入数据的状态(3).(3).保持：当保持：当R=LD=1R=LD=1时，各触发器均处于保持状态时，各触发器均处于保持状态(4).(4).计数：当计数：当LD = R = P= T = 1LD = R =

4、 P= T = 1时，按时，按自然二进制自然二进制计数。若初态为计数。若初态为0000,150000,15个个CPCP后，输出为后，输出为“1111”1111”，进位进位Q QCC CC = TQ= TQA AQ QB BQ QC CQ QD D =1 =1；第；第1616个个CPCP作用后，输出恢复作用后，输出恢复到初始的到初始的00000000状态，状态， Q QCC CC = 0= 0 2、功能、功能（一）（一）四位二进制同步计数器四位二进制同步计数器CT74161 CT74161功能表功能表 输输 入入 输输 出出CPRLDP(S1) T(S2) A B C DQA QB QC QD0

5、0 0 0 0 10A B C DA B C D110保持保持11 0保持保持111 1计数计数CT74163功能表功能表（二）四位二进制同步计数器（二）四位二进制同步计数器CT74163 （二）四位二进制同步计数器（二）四位二进制同步计数器CT74163 采用采用同步清零同步清零方式方式。 当当R=0R=0时，只有当时，只有当CPCP 的的上升沿上升沿来到时来到时, , 输出输出Q QD DQ QC CQ QB BQ QA A 才被全部清零才被全部清零1 1、外引线排列和、外引线排列和CT74161CT74161相同相同2 2、置数，计数，保持等功能与、置数，计数，保持等功能与CT74161

6、CT74161相同相同3 3、清零功能与、清零功能与CT74161CT74161不同不同比较四位二进制同步计数器比较四位二进制同步计数器CT74163异步清零异步清零同步预置同步预置保持保持计数计数CT74161同步清零同步清零同步预置同步预置保持保持计数计数（三）（三）CT74161/CT74163CT74161/CT74163功能扩展功能扩展 连接成任意模连接成任意模M 的计数器的计数器1、同步预置法、同步预置法2、反馈清零法、反馈清零法3、多次预置法、多次预置法态序表态序表 计数计数 输输 出出N QD QC QB QA0 0 1 1 01 0 1 1 12 1 0 0 03 1 0 0

7、 14 1 0 1 05 1 0 1 16 1 1 0 07 1 1 0 18 1 1 1 09 1 1 1 1例例1:1:设计设计M=10 计数器计数器1.1.同步预置法同步预置法方法一方法一:采用后十种状态采用后十种状态0110QCC=101100态序表态序表 计数计数 输输 出出N QD QC QB QA0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 1例例1:1:设计设计M=10 计数器计数器方法二方法二:采用前十采用前十 种状态种状态00001001000

8、001.1.同步预置法同步预置法仿仿 真真例例2: 2: 同步预置法同步预置法设计设计 M=24 计数器计数器00011000010000000（24）10=（11000）2需需 两两 片片初态为：初态为：0000 0001终态：终态：00011000（三）（三）CT74161/CT74163CT74161/CT74163功能扩展功能扩展 连接成任意模连接成任意模M 的计数器的计数器1、同步预置法、同步预置法2、反馈清零法、反馈清零法3、多次预置法、多次预置法态序表态序表 N QD QC QB QA0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0

9、 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 1 0 1 011 1 0 1 112 1 1 0 0采用采用CT741612.2.反馈清零法反馈清零法例例1: 1: 分析图示电路的功能分析图示电路的功能0000011态序表态序表 N QD QC QB QA0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 1采用采用CT74161例例2: 2: 组成模组成模9 9计数器计数器2.2.反馈清零法反馈清零法00000例例2:2:

10、M=13 计数器计数器态序表态序表 N QD QC QB QA0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 1 0 1 011 1 0 1 112 1 1 0 0采用采用CT74163000002.2.反馈清零法反馈清零法仿仿 真真（三）（三）CT74161/CT74163CT74161/CT74163功能扩展功能扩展 连接成任意模连接成任意模M 的计数器的计数器1、同步预置法、同步预置法2、反馈清零法、反馈清零法3、多次预置法、多次预置法M=10 计数器

11、计数器态序表态序表 N QD QC QB QA0 0 0 0 03.3.多次预置法多次预置法例例1:分析电路功能分析电路功能2 0 1 0 13 0 1 1 04 0 1 1 15 1 0 0 07 1 1 0 18 1 1 1 09 1 1 1 11 0 1 0 06 1 1 0 06.1.2 6.1.2 中规模计数器中规模计数器三、中规模异步计数器三、中规模异步计数器二、四位二进制可逆计数器二、四位二进制可逆计数器一、四位二进制同步计数器一、四位二进制同步计数器二、四位二进制可逆计数器二、四位二进制可逆计数器CT74193CT74193 输输 入入 输输 出出CPU CPD R LD A

12、B C D QAQB QC QD 1 0 000 0 0 A A B C DB C D ABCD 1 0 1 1 加加法法计计数数 1 0 1 1 减减法法计计数数 1 1 0 1 保保持持 CT74193CT74193功能表功能表 二、四位二进制可逆计数器二、四位二进制可逆计数器CT74193CT74193D A:高位高位低位低位CPU ，CPD :双时钟输入双时钟输入R: 异步清除异步清除, ,高电平高电平有效有效LD: 异异步预置步预置, ,低电平低电平有效有效QD QA:高位高位低位低位DCBAUCCQQQQCPQDCBADCBQQQQCPQ（一）、逻辑符号（一）、逻辑符号加到最大值时

13、加到最大值时产生进位信号产生进位信号QCC=0减到最大值时减到最大值时产生借位信号产生借位信号QDD=0 连接成任意模连接成任意模M 的计数器的计数器1、接成、接成M16的计数器的计数器（二）、（二）、 CT74193CT74193功能扩展功能扩展二、四位二进制可逆计数器二、四位二进制可逆计数器CT74193CT74193态序表态序表 N QD QC QB QA0 0 1 1 01 0 1 1 12 1 0 0 03 1 0 0 14 1 0 1 05 1 0 1 16 1 1 0 07 1 1 0 18 1 1 1 09 1 1 1 1例例1 1：用：用CT74193CT74193设计设计M

14、=9 计数器计数器方法一方法一:采用采用异步预置、异步预置、加法计数加法计数1、接成、接成M16的计数器的计数器QCC=001100110方法二方法二:采用采用异步预置、异步预置、减减法计数法计数态序表态序表NQDQCQBQA01 0 0 111 0 0 020 1 1 130 1 1 040 1 0 150 1 0 060 0 1 170 0 1 080 0 0 190 0 0 0QCB=010011001例例1 1：用：用CT74193CT74193设计设计M=9 计数器计数器1、接成、接成M16的计数器的计数器 连接成任意模连接成任意模M 的计数器的计数器1、接成、接成M16的计数器的计

15、数器（二）、（二）、 CT74193CT74193功能扩展功能扩展二、四位二进制可逆计数器二、四位二进制可逆计数器CT74193CT74193例例1:1:用用CT74193CT74193设计设计M=147 计数器计数器方法一方法一:采用采用异步清零、异步清零、加加法计数法计数M = (147)10 =(10010011)2需要两片需要两片CT741932、接成、接成M16的计数器的计数器1001110000000000方法二方法二:采用采用减减法法计数计数异步预置异步预置利用利用QCB端端M = (147)10 =(10010011)21001110011001001例例1:1:用用CT741

16、93CT74193设计设计M=147 计数器计数器2、接成、接成M16的计数器的计数器6.1.2 6.1.2 中规模计数器中规模计数器三、中规模异步计数器三、中规模异步计数器二、四位二进制可逆计数器二、四位二进制可逆计数器一、四位二进制同步计数器一、四位二进制同步计数器 输输 入入 输输 出出CP R0（1）R0（2）Sg（1）Sg（2） QA QB QC QD11 0 0 0 0 011 0 0 0 0 0 1 1 1 0 0 10 0 计计 数数 0 0 0 0 0 00 0 三、异步计数器三、异步计数器CT74290CT74290三、异步计数器三、异步计数器CT74290CT74290(

17、1) 触发器触发器A：模：模2 CPCPA A入入Q QA A出出(2) 触发器触发器B、C、D：模：模5异步异步计数器计数器 CPCPB B 入入QD QB出出CPA、CPB: 时钟输入端时钟输入端R01、R02: 直接清零端直接清零端Sg1、Sg2 : 置置9 9端端QD QA:高位高位低位低位（一）、（一）、 逻辑符号逻辑符号1.1.直接清零：当直接清零：当R R0101=R=R0202=0=0，S Sg1g1、 S Sg2g2有低电平有低电平时时， 输出输出“00000000”状态。与状态。与CPCP无关无关2.2.置置9 9：当：当S Sg1g1= = S Sg2g2= 1= 1 时

18、，时， 输出输出 10011001 状态状态3.3.计数：计数：当当R R0101、R R0202及及S Sg1g1、S Sg2g2有低电平时有低电平时，且当，且当有有CP下降沿下降沿时，即可以实现计数时，即可以实现计数（二）、功能（二）、功能三、异步计数器三、异步计数器CT74290CT74290在外部将在外部将Q QA A和和CPCPB B连接连接构成构成8421BCD8421BCD码计数码计数 CPCPA A入入QD QA出出在外部将在外部将Q QD D和和CPCPA A连接连接构成构成5421BCD5421BCD码计数码计数 CPCPB B入入QA QD QC QB出出例例 1：采用：

19、采用CT74290 设计设计M=6计数器计数器方法一：利用方法一：利用R端端M=6 M=6 态序表态序表 NQAQBQCQD00 0 0 011 0 0 020 1 0 031 1 0 040 0 1 051 0 1 060 1 1 001100000例例 2：采用：采用CT74290 设计设计M=7计数器计数器M=7 M=7 态序表态序表 NQAQBQC QD00 0 0 011 0 0 020 1 0 031 1 0 040 0 1 051 0 1 060 1 1 071 0 0 1方法二：利用方法二：利用S 端端10010110例例 3：用：用CT74290 设计设计M=10计数器计数器

20、M=10 M=10 态序表态序表 NQAQDQC QB00 0 0 010 0 0 120 0 1 030 0 1 140 1 0 051 0 0 061 0 0 171 0 1 081 0 1 191 1 0 0要求：采用要求：采用5421码计数码计数例例 4：用：用CT74290 设计设计M=88计数器计数器方法三：采用两片方法三：采用两片CT74290级联级联01第六章第六章 主要内容主要内容6.1 6.1 计数器计数器6.2 6.2 寄存器寄存器6.3 6.3 序列码发生器序列码发生器6.4 6.4 数字电子钟数字电子钟6.5 6.5 小结小结6.2.1 6.2.1 寄存器的分类寄存器

21、的分类移位寄存器移位寄存器寄存器寄存器单向移位寄存器单向移位寄存器双向移位寄存器双向移位寄存器一、中规模寄存器一、中规模寄存器CT74175CT74175四个四个D触发器构成触发器构成 2.功能功能: :CT74175CT74175真值表真值表 输入输入 输出输出R CP D Q 0 1 1 0 0 1 Q0Q0Q1.1.逻辑符号逻辑符号移位寄存器移位寄存器假设假设4是低位寄存器，是低位寄存器，1是高位寄存器是高位寄存器由由D触发器的特性方程可知：触发器的特性方程可知：DQ14n4n13nQQ3n12nQQ2n11nQQ在在CP脉冲的作用下，低位触发器的脉冲的作用下，低位触发器的状态送给高位，

22、做高位的次态输出状态送给高位，做高位的次态输出左移寄存器左移寄存器欲存入数码欲存入数码1011，1011采用串行输入，只有一个数据输入端采用串行输入，只有一个数据输入端？解决的办法：解决的办法： 在在 CP脉冲的作用下脉冲的作用下 ，依次送入数码，依次送入数码左移寄存器：左移寄存器： 先送高位，后送低位先送高位，后送低位右移寄存器：右移寄存器： 先送低位，后送高位先送低位，后送高位由于该电路为一左移寄存器，数码输入顺序为：由于该电路为一左移寄存器，数码输入顺序为：1011CPQ4 Q3 Q2 Q1欲存入数码欲存入数码1011即即D1D2D3D4= 101111(D1) 20(D2) 1(D1)

23、 31(D3) 0(D2) 1(D1) 41(D4) 1(D3) 0(D2) 1(D1) 1011CT74195CT74195功能表功能表输输入入输输出出Q0 Q1 Q2 Q3 3Q 1 1 0 0 d d0 0 d d3 3 0 0 0 0 1 d0 d1 d2 d3 3d 1 1 0 1 0 1 Q00 Q10 Q20 Q30 30Q 1 1 1 1 0 1 0 1 Q0n Q0n Q1n Q2n n2Q 1 1 1 1 0 0 0 0 0 Q0n Q1n Q2n n2Q 1 1 1 1 1 1 1 1 1 Q0n Q1n Q2n n2Q 0 3R CP LDSH D0D J K 1 1

24、1 1 1 0 1 0 n0Q Q0n Q1n Q2n n2Q二、四位单向移位寄存器二、四位单向移位寄存器CT74195CT74195二、四位单向移位寄存器二、四位单向移位寄存器CT74195CT741951. 清零：清零：R=0时，输出为时，输出为“0000”2 送数：送数：R=1，SH/LD=0时，时，当当CP 时，执行并行送数时，执行并行送数3 右移：右移：R=1，SH/LD=1时，时，CP 时时，执行右移：，执行右移： Q0由由JK决定决定, Q0Q1， Q1Q2 ，Q2Q3（二）（二） 功能功能（一）逻辑符号（一）逻辑符号输入输入输出输出1 12 23 3 d d0 0 d d3 3

25、 保保 持持d0 d1 d2 d3 Q Q Q0n1n 2n 0 Q0n Q1n Q2nQ Q Q 1n 2n3n QQ Q1n 2n3n 0 R CP DSR D0 D D3 3 MB MA DSL保保持持三、四位双向移位寄存器三、四位双向移位寄存器CT74194CT74194CT74194CT74194功能表功能表注：注：0-最高位最高位 . 3-最低位最低位1. 当当R=0 时，异步清零时，异步清零 2.当当MAMB时，并行时，并行送数送数3. 当当MAMB时，保持时，保持4. 当当MA=1，MB=0时，时，右移右移且数据从且数据从DSR 端串行输入端串行输入5. 当当MA=0 、 MB

26、=1 时，时，左左移移且数据从且数据从DSL 端串行输入端串行输入三、四位双向移位寄存器三、四位双向移位寄存器CT74194CT74194（二）（二） 功能功能（一）逻辑符号（一）逻辑符号四、寄存器的应用四、寄存器的应用（二）、环形计数器（二）、环形计数器（一）、数据转换（一）、数据转换（三）、扭环形计数器（三）、扭环形计数器（四）、分频器（四）、分频器（一）、七位串行（一）、七位串行并行转换并行转换串行串行并行并行并行并行串行串行四、寄存器的应用四、寄存器的应用（二）、环形计数器（二）、环形计数器（一）、数据转换（一）、数据转换（三）、扭环形计数器（三）、扭环形计数器（四）、分频器（四）、分

27、频器例例1 1：用：用CT1195CT1195构成构成M=4 M=4 的环形计数器的环形计数器 态序表态序表 注意：注意：1 1 电路除了有效计数循环外，电路除了有效计数循环外，还有五个无效循环还有五个无效循环2 2 不能自启动不能自启动3 工作时首先在工作时首先在SH/LD加启动加启动信号进行预置信号进行预置环形计数器环形计数器环形计数器设计环形计数器设计1、连接方法：、连接方法：将移位寄存器的最后一级输出将移位寄存器的最后一级输出Q反反馈到第一级的、馈到第一级的、K输入端输入端2、判断触发器个数：、判断触发器个数：计数器的模为计数器的模为(n为移位寄存为移位寄存器的位数器的位数)四、寄存器

28、的应用四、寄存器的应用（二）、环形计数器（二）、环形计数器（一）、数据转换（一）、数据转换（三）、扭环形计数器（三）、扭环形计数器（四）、分频器（四）、分频器注意：注意：1 1 电路除了有效计数循环外，还有电路除了有效计数循环外，还有一个无效循环一个无效循环2 2 不能自启动不能自启动3 工作时首先在工作时首先在R加启动信号进行加启动信号进行清零清零 态序表态序表 Q0 Q1 Q2 Q 3 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 0 1 1 1 0 0 1 1 0 0 0 1例例1 1： M=8 M=8 的的 扭扭环形计数器环形计数器扭环形计数器设计扭环

29、形计数器设计1、连接方法：、连接方法：将移位寄存器的最后一级输出将移位寄存器的最后一级输出Q经经反相器后反馈到第一级的、反相器后反馈到第一级的、K输入端输入端2、判断触发器个数：、判断触发器个数：计数器的模为计数器的模为2n (n为移位寄存为移位寄存器的位数器的位数)四、寄存器的应用四、寄存器的应用（二）、环形计数器（二）、环形计数器（一）、数据转换（一）、数据转换（三）、扭环形计数器（三）、扭环形计数器（四）、分频器（四）、分频器分频器分频器第六章第六章 主要内容主要内容6.1 6.1 计数器计数器6.2 6.2 寄存器寄存器6.3 6.3 序列码发生器序列码发生器6.4 6.4 数字电子钟

30、数字电子钟6.5 6.5 小结小结6.3 6.3 序列序列信号发生器信号发生器一、计数器型序列码发生器一、计数器型序列码发生器二、反馈型序列码发生器二、反馈型序列码发生器最长线性序列码发生器最长线性序列码发生器按一定规则排按一定规则排列的周期性串列的周期性串行二进制码行二进制码任意长度的序列码任意长度的序列码一、计数器型序列码发生器一、计数器型序列码发生器（2）按要求设计组合输出电路）按要求设计组合输出电路计数器计数器+ +组合输出电路组合输出电路1、电路组成、电路组成2、设计过程、设计过程（1 1）根据序列码的长度）根据序列码的长度S S设计设计模模S S计数器，状态可以自定计数器，状态可以

31、自定例例1：产生：产生110001001110序列码序列码第一步：设计计数器第一步：设计计数器 1.序列长度序列长度S=12，设计，设计一个模一个模12计数器计数器2.选用选用CT741613.采用同步预置法采用同步预置法4 . 设 定 有 效 状 态 为设 定 有 效 状 态 为 QDQCQBQA=010011110010一、计数器型序列码发生器第二步：设计组合电路第二步：设计组合电路 AQ QD QC QB QA Z 0 1 0 0 1 0 1 0 1 1 0 1 1 0 0 0 1 1 1 0 1 0 0 0 0 1 0 0 1 1 1 0 1 0 0 1 0 1 1 0 1 1 0 0

32、 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 01. 列出真值表列出真值表2. 卡诺图化简卡诺图化简3. 采用采用8输入数输入数据选择器实现逻据选择器实现逻辑函数辑函数：例例1：产生：产生110001001110序列码序列码一、计数器型序列码发生器D0=D1=D3=D5=0D2=D6=1D4=QA，D7=ABCD0001111000011110D0D0D1D1D2D2D3D3D4D4D5D5D6D6D7D7若对应于的方格内若对应于的方格内 有有0也有也有1，则应为，则应为1格格对应的对应的输入变输入变量的积之和量的积之和（此积之和式中（此积之和式中只能含余下的变量只能含余下的变

33、量）。）。八选一选择器实现函数：逻辑变量八选一选择器实现函数：逻辑变量ABCD选选ABC做地址输入，可的八选一选择器的卡诺图做地址输入，可的八选一选择器的卡诺图与函数的卡诺图比较，可确定相应的数据输入与函数的卡诺图比较，可确定相应的数据输入Di若对应于选择器卡诺图的方格内若对应于选择器卡诺图的方格内全为全为1，则此，则此Di= 1；反；反之，若方格内之，若方格内全为全为0，则，则Di = 0。确定确定Di方法：对于函数卡诺图中方法：对于函数卡诺图中QDQCQB-ABCQA-D第三步：第三步：画电路图画电路图 例例1：产生：产生110001001110序列码序列码一、计数器型序列码发生器D0=D1=D3=D5=0D2=D6=1D4=QA，D7=AQ Z6.3 6.3 序列序列信号发生器信号发生器一、计数器型序列码发生器一、计数器型序列码发生器二、反馈型序列码发生器二、反馈型序列码发生器-最长线性序列码发生器最长线性序列码发生器按一定规则排按一定规则排列的周期性串列的周期性串行二进制码行二进制码二、反馈型最长线性序列二、反馈型最长线性序列码发生器码发生器(m(m序列码发生器序列码发生器)2. 电路组成：电路组成：移位寄存器移位寄存器 + 异或反馈电路异或反馈电路1. 最长线性序列码长度：最长线性序列码长度：S=2S=2n n-1-13. 设