第四章组合逻辑电路的分析与设计ppt课件

1、第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 第四章第四章 组合逻辑电路的分析组合逻辑电路的分析与设计与设计4.2 4.2 小规模集成器件的组合电路的设计小规模集成器件的组合电路的设计4.3 4.3 常用组合逻辑功能单元电路常用组合逻辑功能单元电路 ( (中规模集成器件中规模集成器件) )4.4 4.4 中规模集成器件实现组合电路中规模集成器件实现组合电路4.5 4.5 实践逻辑问题举例实践逻辑问题举例4.1 4.1 组合逻辑电路的分析组合逻辑电路的分析4.6 4.6 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设

2、计 每一个输出变量是全每一个输出变量是全部或部分输入变量的函数：部或部分输入变量的函数：L1=f1L1=f1A1A1、A2A2、AiAiL2=f2L2=f2A1A1、A2A2、AiAi Lj=fjLj=fjA1A1、A2A2、AiAi 组合组合逻辑逻辑电路电路A1A2AiL1L2Lj 逻辑电路通常分为组合逻辑电路和时序逻辑电路两大类。组逻辑电路通常分为组合逻辑电路和时序逻辑电路两大类。组合电路的定义是合电路的定义是: 电路任一时辰的输出形状只由该时辰的输入所电路任一时辰的输出形状只由该时辰的输入所决议决议, 而与电路的原形状无关。而与电路的原形状无关。 组合电路就是由门电路组合而成，电路中没有

3、记忆单元，组合电路就是由门电路组合而成，电路中没有记忆单元，普通没有反响通路。普通没有反响通路。 组合逻辑电路的特点组合逻辑电路的特点第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计4.1 组合逻辑电路的分析组合逻辑电路的分析 分析过程普通包含以下几个步骤分析过程普通包含以下几个步骤 ( 逐级推导法逐级推导法 )例例 4.1.1 4.1.1：组合电路如下图，分析该电路的逻辑功能。：组合电路如下图，分析该电路的逻辑功能。组组合合逻逻辑辑电电路路逻逻辑辑表表达达式式最最简简表表达达式式真真值值表表逻逻辑辑功功能能化化简简变变换换&1ABCLP第四章第四章 组合逻辑电路的分析与设计组合

4、逻辑电路的分析与设计&1ABCLP解：解：1由逻辑图逐级写出表达式借助中间变量由逻辑图逐级写出表达式借助中间变量P。2化简与变换：化简与变换：3由表达式列出真值表。由表达式列出真值表。ABCP CPBPAPL ABCCABCBABCA CBAABCCBAABCCBAABCL )(4分析逻辑功能分析逻辑功能 ： 当当A、B、C三个变量不一致时，三个变量不一致时，输出为输出为“1，所以这个电路称为，所以这个电路称为“不一致电路。不一致电路。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C01111110 L 真值表真值表第四章第四章 组合逻辑电路的分析与设

5、计组合逻辑电路的分析与设计例例 4.1.2 4.1.2：组合电路如下图，分析该电路的逻辑功能。：组合电路如下图，分析该电路的逻辑功能。&ABFABABBA BABA BABAF BABABABA 第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计A B F 0 0 1 0 1 0 1 0 0 1 1 1 真值表真值表特点：输入一样为特点：输入一样为“1； 输入不同为输入不同为“0。同或门同或门BAF BABABABAF=1ABF第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计1例例 4.1.3：分析以下图的逻辑功能。：分析以下图的逻辑功能。 01被封锁被封锁1=1BM

6、F&A1 MBAMMBAMF 当当M=1时时 电路任务过程：电路任务过程：第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计=010被封锁被封锁1特点：特点： M=1时选通时选通A路信号；路信号； M=0时选通时选通B路信号。路信号。M&AB1F选通电路选通电路 当当M=0时时 电路任务过程：电路任务过程：第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计&AVOAG&VVOBCGG&BOCCARB+VccRRA+5VB330K330CDACBDKD330K例例 4.4.1 设计一个设计一个3人抢答电路。人抢答电路。3人人A、B、C各控制一个按键开关各控制一个按键开关K

7、A、KB、KC和一个发光二极管和一个发光二极管DA、DB、DC。谁先按下开关，谁的发光二极管亮，同时。谁先按下开关，谁的发光二极管亮，同时使其他人的抢答信号无效。使其他人的抢答信号无效。第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计4.2 小规模集成器件的组合电路设计小规模集成器件的组合电路设计一. 设计过程的根本步骤：实实际际逻逻辑辑问问题题最最简简（或或最最逻逻辑辑图图化化简简变变换换真真值值表表逻逻辑辑表表达达式式合合理理）表表达达式式l 将文字描画的逻辑命题功能变换为真值表，这是非常重要的一步。作出真将文字描画的逻辑命题功能变换为真值表，这是非常重要的一步。作出真值表前

8、要仔细分析处理逻辑问题的条件，值表前要仔细分析处理逻辑问题的条件， 作出输入、输出变量的逻辑规定，然后作出输入、输出变量的逻辑规定，然后列出真值表。列出真值表。l 进展函数化简，进展函数化简， 化简方式应根据选择什么逻辑门而定。化简方式应根据选择什么逻辑门而定。l根据化简结果和选定的门电路，根据化简结果和选定的门电路， 画出逻辑电路。画出逻辑电路。第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计例例 4.2.1 4.2.1：设计一个三人表决电路，结果按：设计一个三人表决电路，结果按“少数服从多数的原那么决议。少数服从多数的原那么决议。0 0 00 0 10 1 00 1 11 0

9、 01 0 11 1 01 1 1A B C00010111 L三人表决电路真值表三人表决电路真值表解解 (1) (1)：设置输入变量和输出变量。：设置输入变量和输出变量。(2) (2) 列真值表列真值表 输入变量输入变量A、B、C： 赞同为逻辑赞同为逻辑“1， 不赞同为逻辑不赞同为逻辑“0。 输出变量输出变量L： 经过为逻辑经过为逻辑“1，没经过为逻辑，没经过为逻辑“0。第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计得最简与得最简与或表达式：或表达式：4 4画出逻辑图画出逻辑图: :ACBCABL 5假设，要求用与非门实现假设，要求用与非门实现该逻辑电路，就应将表达式转该逻辑

10、电路，就应将表达式转换成与非换成与非与非表达式：与非表达式： 画出逻辑图。画出逻辑图。 ACBCABACBCABL &1LABCBC&A&L&3 3用卡诺图化简。用卡诺图化简。ABC0000111110 A B C11110000第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计例例 4.2.24.2.2：设计三个不同地点的开关控制一盏灯的电路。：设计三个不同地点的开关控制一盏灯的电路。解：首先分析题意，令解：首先分析题意，令A、B、C 表示表示三个开关三个开关 ，F 为灯；为灯；1 和和 0 表示开关或表示开关或灯的两个形状。然后列出真值表如下：灯的两个形状。然后列出真值表如下：

11、A B CF0 0 000 0 10 1 01 0 01111 0 10 1 11 1 00001 1 11CBA )BABA( AB)BA( C CABCCBACBACBAFABCF=1=1第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计例例 4.2.34.2.3： A A、B B、C C、D D四人有一人做了一件坏事四人有一人做了一件坏事; ; A A 说说: : 我没有做坏事我没有做坏事; B ; B 说说: : 这这是是C C做的做的; ; C C 说说: B: B的说法是错的的说法是错的; D ; D 说说: : 这是这是B B做的做的. .问问: a 只需一人表达是正

12、确的只需一人表达是正确的, 这事是谁做的这事是谁做的? b 只需一人表达是不正确的只需一人表达是不正确的, 这事是谁做的这事是谁做的?解解: 令令 原变量为做了坏事原变量为做了坏事; 反变量为没做坏事反变量为没做坏事; 列出每人表达的列出每人表达的表达式表达式:A 说说: )4 , 2 , 1 (1mDCBADCBADCBAFB 说说: 22mDCBAF)8 , 4 , 1 ()(3mDBADBADBACFC 说说: D 说说: 44mDCBAF比较这四个表达式中只需一个说了比较这四个表达式中只需一个说了 因只需一人表达是正确的因只需一人表达是正确的,所以这事是所以这事是A做的做的.DCBAm

13、 8(2) 有三人说了有三人说了m4, 只需只需B没有说没有说 所以这事是所以这事是B做的做的.DCBAm 4第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计例例 A、B、C、D 四人竞赛四人竞赛, A 说说: C为一名为一名, B为二名为二名; B 说说: C为二名为二名, D为三为三名名; C 说说: A为二名为二名, D为四名为四名. 他们三人说对了一半他们三人说对了一半, 问名次陈列顺序问名次陈列顺序. (无并列无并列)解解: 根据这三人表达建立表达式根据这三人表达建立表达式:12211CBBCF23322CDDCF42423DADAF422321321DBCDACFFF

14、F名次陈列顺序名次陈列顺序: C为第一为第一, A为第二为第二, D为第三为第三, B为第四为第四.约束条件为约束条件为:00iijiBAAA第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计二二. 用用“与非与非 门设计逻辑函数的最正确化门设计逻辑函数的最正确化 :要求要求: 只需原变量输入只需原变量输入, 用最少的与非用最少的与非 门设计门设计例如例如 实现异或逻辑函数实现异或逻辑函数 BABABABABAF 用与非门实现的逻辑图用与非门实现的逻辑图 加接反相器消除反变量加接反相器消除反变量 BBAABABBAABAF第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设

15、计 用与非用与非 门设计逻辑函数的方法门设计逻辑函数的方法 头部因子头部因子: 在乘积项中原变量部分称为乘积项头部，每个原变量称在乘积项中原变量部分称为乘积项头部，每个原变量称为头部因子为头部因子. 尾部因子尾部因子: 在乘积项中反变量部分称为乘积项尾部，每个反变量称在乘积项中反变量部分称为乘积项尾部，每个反变量称为尾部因子。为尾部因子。 替代尾部因子替代尾部因子: 把头部因子的各种组合以与的方式插入尾部因子中把头部因子的各种组合以与的方式插入尾部因子中,其与项和原与项是相等的。所得到的尾部称为替代尾部因子其与项和原与项是相等的。所得到的尾部称为替代尾部因子.与项头部因子尾部因子替代尾部因子

16、B、C、BCA、C、AC A BBCABACABCAABCBACBCBA第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 用用“与非与非 门设计步骤：门设计步骤：l 化简为最简与或式化简为最简与或式;l 利用公式利用公式: 选取有用的选取有用的 l 生成项参与到原简式中生成项参与到原简式中,具有头部一样的乘积项进展合并具有头部一样的乘积项进展合并. BCCAABCAABl 寻觅对各个与项都能适用的公共替代尾部因子寻觅对各个与项都能适用的公共替代尾部因子;l 求两次反求两次反,得到与非得到与非与非表达式与非表达式;l 画逻辑图。画逻辑图。例例: 用与非门设计用与非门设计 mF)14

17、,13,12,11,10,9,8 ,7,6,5,4(解解 (1) 化简为最简与或式化简为最简与或式;DBCABABAF1111111111 1 CD 00 01 1110 AB 00 01 11 10(2) (2) 选取有用的生成项选取有用的生成项; ;合并头部一样的乘积项合并头部一样的乘积项; ;,;,DADBBACBCABA第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计(3)(3)求两次反求两次反, ,得到与非得到与非与非表达式与非表达式; ;ABCDAABCDBBCDAACDBDCBACDABDACBDBCABABAF)()(ABCDAABCDBF&ACDBF第四章第四章

18、 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 例例: 用与非门设计用与非门设计 mF)6 , 5 , 4 , 3(解解ABCBCABCAABCBCABCAABCBCACABABCAFABC0000111110 A B C1111ABCF&第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计4.2 4.2 小规模集成器件的组合电路的设计小规模集成器件的组合电路的设计4.3 4.3 常用组合逻辑功能电路及运用常用组合逻辑功能电路及运用 ( (中规模集成器件中规模集成器件) )4.4 4.4 实践逻辑问题举例实践逻辑问题

19、举例4.1 4.1 组合逻辑电路的分析组合逻辑电路的分析4.5 4.5 组合逻辑电路中的竞争冒险组合逻辑电路中的竞争冒险第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计4.3 常用组合逻辑功能电路及运用常用组合逻辑功能电路及运用 (中规模集成器件中规模集成器件) 中规模组合逻辑集成器件是由工厂消费的用途广泛的中规模组合逻辑集成器件是由工厂消费的用途广泛的逻辑功能单元电路，具有通用性和自扩展性。主要包括逻辑功能单元电路，具有通用性和自扩展性。主要包括: 1. 编码器编码器; 2. 译码器译码器; 3. 数据选择器数据选择器; 4. 数码比较器；数码比较器； 5. 全加器等。全加器等

20、。 本节主要讨论这些电路的逻辑功能，运用，对其内本节主要讨论这些电路的逻辑功能，运用，对其内部电路只做普通引见。部电路只做普通引见。 第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 一一. .编码器编码器: : 实现用二进制码来表示某个输入端或某个数实现用二进制码来表示某个输入端或某个数, ,符符号的电路。号的电路。4.3.1 二二十进制编码器十进制编码器例：用例：用8421BCD8421BCD码表示十个按键的编码电路。码表示十个按键的编码电路。( (多输入多输入少输出少输出) ) 编码电路框图编码电路框图: 定义输入输出变量数定义输入输出变量数;DEC/BIN 编码器.I0I

21、1I9ABCD 输入端信号有约束条件是输入端信号有约束条件是: 某时辰对输入端进展编码某时辰对输入端进展编码时时, 只能有一个输入端的信号只能有一个输入端的信号有输入有输入, 如为高电平如为高电平(或低电或低电平平) , 其它输入端的信号应该为其它输入端的信号应该为高电平高电平(或低电平或低电平). 不能有两个输入端的信号不能有两个输入端的信号有输入有输入.第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计由真值表写出各输出的逻辑表达式为：由真值表写出各输出的逻辑表达式为：98SSA 7654SSSSB 输输 入入输输 出出S9 S8 S7 S6 S5 S4 S3 S2 S1 S0

22、A B C D98SS 7654SSSS 1 1 1 1 1 1 1 1 1 0 0 0 0 01 1 1 1 1 1 1 1 0 1 0 0 0 11 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1 列出真值表：列出真

23、值表：第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计76327632SSSSSSSSC重新整理得：重新整理得：由表达式画出由表达式画出逻辑图：逻辑图：SSSSSSSSSS5678941k103CC12V0&AB&C&D&0 01 11 10 00 09753197531SSSSSSSSSSD98SSA 7654SSSSB 7632SSSSC 97531SSSSSD 第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 添加控制使能标志添加控制使能标志GS GS ：SSSSSSSSSS6V&CGSCC&710&A&351k10D49B&812输输 入入输输 出出S9 S

24、8 S7 S6 S5 S4 S3 S2 S1 S0 A B C D GS 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 0 0 0 0 00 0 0 0 10 0 0 1 10 0 1 0 10 0 1 1

25、10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 10SDCBAGS 第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计二二. . 二进制编码器二进制编码器输输 出出输输 入入0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1A2 A1 A0I0 I1 I2

26、I3 I4 I5 I6 I7 3 3位二进制编码器真值表位二进制编码器真值表 3位二进制编码器位二进制编码器: 8个输入端，个输入端，3个输出端，常称为个输出端，常称为8线线3线编码器。线编码器。第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 由真值表写出各输出的逻辑表达式为：由真值表写出各输出的逻辑表达式为： 用门电路实现逻辑电路：用门电路实现逻辑电路：765IIIIA42 76321IIIIA 75310IIIIA A&1&A0A216II1I2141II1II1I1131057第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计三优先编码器三优先编码器: : 允

27、许同时输入两个以上信号，按优先级输出。允许同时输入两个以上信号，按优先级输出。集成优先编码器举例集成优先编码器举例74148741488 8线线-3-3线线留意：该电路为反码输出。留意：该电路为反码输出。EIEI为使能输入端为使能输入端( (低电平有效低电平有效) )，EOEO为使能为使能 输出端输出端( (高电平有效高电平有效) ) ，GSGS为优先编码任务标志为优先编码任务标志( (低电平有效低电平有效) )。 输输 入入输输 出出EI I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A0 GS EO1 0 1 1 1 1 1 1 1 10 00 0 10 0 1 10 0 1

28、1 10 0 1 1 1 10 0 1 1 1 1 10 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 11 1 1 1 11 1 1 1 00 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0 1第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计7IEII1I2I543I6IIA01A2AEOGS0I1111111111111111&101591113121361416EO74148GND8Vcc7（b）524I5II7I64EI1AA20AI1I23I0IGS第四章第四章 组合

29、逻辑电路的分析与设计组合逻辑电路的分析与设计0I1I2I3I4I5I6I7IA2A1A0GSEOEI7 74 41 14 48 8( (2 2) )I01I2II3I4I56I7IA21A0AGSEOEI7 74 41 14 48 8( (1 1) )1X2XX560X7XX3XX4X14915X813XX10XX1112XXEOEI00&YY2&YGSY3&1 四编码器的运用四编码器的运用1编码器的扩展编码器的扩展 用两片用两片74148优先编码器串行扩展实现的优先编码器串行扩展实现的16线线4线优先编码器线优先编码器第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2组成组成8

30、421BCD 编码器编码器72I0I1A6I5I4II3I0I7 74 41 14 48 8AEIEOGS21AII457I162III03II11I98IY0Y1Y2Y3&GGGG1234第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计4.3.2 译码器译码器一译码器一译码器: : 将输入的二进制代码翻译成某输出端的控制信号或另将输入的二进制代码翻译成某输出端的控制信号或另一种代码一种代码. .是编码的逆过程是编码的逆过程. .译码器分类译码器分类:a. 变量译码器变量译码器( 最小项译码器最小项译码器 ) :b. 数字显示译码器数字显示译码器 ;c. 码制变换译码器码制变换译

31、码器 ; 变量译码器变量译码器: 每个输出表示一个最小项每个输出表示一个最小项. 变量译码器又分为变量译码器又分为:l 完全变量译码器完全变量译码器: n 个输入变量个输入变量,有有2n个输出变量个输出变量;包含了一切的最小包含了一切的最小项项(2n个个). 如如 3 线线8 线线(三位三位)二进制译码器二进制译码器.l 非完全变量译码器非完全变量译码器: 如如4线线10线译码器线译码器.第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计输输 出出输输 入入1 1 1 10 1 1 11 0 1 11 1 0 11 1 1 0 0 0 00 0 10 1 00 1 1Y0 Y1 Y

32、2 Y3 EI A B2 2线线44线译码器真值表线译码器真值表例：例：2线线4线译码器线译码器BIT/OCT译码器.A2A1A01012100120mAAAYmAAAY70127mAAAY三位二进制译码器三位二进制译码器第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计写出各输出函数表达式：写出各输出函数表达式：画出逻辑电路图：画出逻辑电路图：BAEIY 0BAEIY 2ABEIY 3111ABEI&Y0Y1Y2Y3EWB举例举例-译码器译码器BAEIY 133221100mYmYmYmY 译码器01 231 2ENA0A1ST第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的

33、分析与设计1. 1. 二进制译码器二进制译码器74: 374: 3线线88线译码器线译码器输输 入入输输 出出G1 G2A G2BA2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 10 1 0 01 0 01 0 01 0 01 0 01 0 01 0 01 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1

34、1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0二、集成译码器二、集成译码器第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计&Y4Y5Y6Y73&2&Y0&Y1YYA0A1A2G1G2AG2B&1111111第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计三、译码器的运用三、译码器的运用1译码器的扩展译码器的扩展用两片用两片74扩展为扩展为4线线16线译码器线译码器G1G2AG2B74138(2)0A1A2A1G2AG2BG74138(1)A1A2A012AA01A3AE0162YYYY4Y5YY3Y791410YYY

35、Y12Y13Y11Y152Y7YY YYY543016YY5Y7YY YYY543016YYY8第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2实现组合逻辑电路实现组合逻辑电路例例: : 试用译码器和门电路实现逻辑函数：试用译码器和门电路实现逻辑函数：ACBCABLABCCABCBABCAL 7653mmmm解：将逻辑函数转换成最小项表达解：将逻辑函数转换成最小项表达式式: :再转换成与非再转换成与非与非方式。与非方式。= m3+m5+m6+m7 用一片用一片7474加一个与非门就加一个与非门就可实现该逻辑函数。可实现该逻辑函数。1G0A74138G2A2B12AGAY1YYY

36、2YYY73Y4560ABC100L&EWB举例举例-译码器组成函数发生器译码器组成函数发生器第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 例例: 知某组合逻辑电路的真值知某组合逻辑电路的真值表，试用译码器和门电路设计表，试用译码器和门电路设计该逻辑电路。该逻辑电路。解：写出各输出的最小项表达解：写出各输出的最小项表达式，再转换成与非式，再转换成与非与非方与非方式式:ABCCBACBACBAL 7421mmmmmmmm 7421CABCBABCAF 65mmmmmm 3653CABCBACBACBAG 64206420mmmmmmmm输输 出出输输 入入0 0 11 0 01

37、 0 10 1 01 0 10 1 00 1 11 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1L F GA B C真值表真值表第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 用一片用一片74加三个与非门加三个与非门就可实现该组合逻辑电路。就可实现该组合逻辑电路。 可见，用译码器实现多输可见，用译码器实现多输出逻辑函数时，优点更明显。出逻辑函数时，优点更明显。65mmmF 37421mmmmL 642mmmmG 0 与非与非与非方式与非方式:3121YGYY74138A005Y2AG GY71YY2Y4A6A2BABC100FGL&第四

38、章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计3构成数据分配器构成数据分配器 数据分配器: 将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。Dn n位位地地址址选选择择信信号号0D1D2Dn-1数数数数据据据据输输输输出出入入第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计用译码器设计一个用译码器设计一个“1线线-8线数据分配器线数据分配器输输 出出地址选择信号地址选择信号D=D0D=D1D=D2D=D3D=D4D=D5D=D6D=D70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A2 A1 A0数据分配器功能表数据分配

39、器功能表Y01Y2Y3Y4Y5Y6Y7Y0AAA12G2AG1G2B74183D10D0D1D2D3D4D5D6D7输输据据入入数数输输据据出出数数地地址址选选择择信信号号第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计四、数字显示译码器四、数字显示译码器 数字显示器分类：数字显示器分类： 按显示方式分按显示方式分: 有字型重叠式、点阵式、分段式等。有字型重叠式、点阵式、分段式等。 按发光物质分按发光物质分: 有发光二极管有发光二极管(LED)式、荧光式、液式、荧光式、液晶显示等。晶显示等。 1七段式七段式LED显示器显示器fabcdegDPCOMdcDPefCOMbag第四章第

40、四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 LED显示器有两种构造：显示器有两种构造：2 2七段显示译码器七段显示译码器74487448 7448 7448是一种与共阴极数字是一种与共阴极数字显示器配合运用的集成译显示器配合运用的集成译码器。码器。COMabcdefgDP共阴极：共阴极：COMabcdefgDPb c dagfeA3A2A1A07448LTRBIBI/RBO共阳极共阳极 演演示示第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计7448的逻辑功能：的逻辑功能：1正常译码显示。正常译码显示。LT=1，BI/RBO=1时，对输入为十进制数时，对输入为十进制数

41、l15的的二进制码二进制码00011111进展译码，产生对应的七段显示码。进展译码，产生对应的七段显示码。2灭零。当灭零。当LT=1，而输入为，而输入为0的二进制码的二进制码0000时，只需当时，只需当RBI =1时，时，才产生才产生0的七段显示码的七段显示码,假设此时输入假设此时输入RBI =0 ，那么译码器的，那么译码器的ag输输出全出全0，使显示器全灭；所以，使显示器全灭；所以RBI称为灭零输入端。称为灭零输入端。3试灯。当试灯。当LT=0时，无论输入怎样，时，无论输入怎样，ag输出全输出全1，数码管七段全，数码管七段全亮。由此可以检测显示器七个发光段的好坏。亮。由此可以检测显示器七个发

42、光段的好坏。 LT称为试灯输入端。称为试灯输入端。4特殊控制端特殊控制端BI/RBO。BI/RBO可以作输入端，也可以作输出端。可以作输入端，也可以作输出端。 作输入运用时，假设作输入运用时，假设BI=0时，不论其他输入端为何值，时，不论其他输入端为何值，ag均输出均输出0，显示器全灭。因此显示器全灭。因此BI称为灭灯输入端。称为灭灯输入端。 作输出端运用时，受控于作输出端运用时，受控于RBI。当。当RBI=0，输入为，输入为0的二进制码的二进制码0000时，时，RBO=0，用以指示该片正处于灭零形状。所以，用以指示该片正处于灭零形状。所以，RBO 又称为又称为灭零输出端。灭零输出端。7448

43、 演演示示第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计1 1 1 1 1 1 00 1 1 0 0 0 0 1 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 0 1 1 1 1 1 1 11 1 1 0 0 1 10 0 0 1 1 0 10 0 1 1 0 0 10 1 0 0 0 1 11 0 0 1 0 1 0 0 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 0 0 00 0 0 0 0 0 01 1 1 1 1 1 1a b c d e f g输

44、输 出出1111111111111111001 BI/RBO输入输入/输出输出0123456789101112131415灭灯灭灯灭零灭零试灯试灯功能功能输入输入1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 00 LT RBI显示显示字形字形输输 入入0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 0 A3 A2 A1 A0 七段显示译码器七段显示译码器74487448的的功能表功能

45、表第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 将将BI/RBO和和RBI配合运用，可以实现多位数显示时配合运用，可以实现多位数显示时的的“无效无效0消隐功能。消隐功能。0ARBO211AA2ARBOAARBI203ARBO131agAA1A2AARBO3AAARBI2020ag1RBI313agAagAAAARBIARBI1Aag0agRBORBI03RBOAA00第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计 4.3.3 数据选择器数据选择器一、一、 数据选择器的根本概念及任务原理数据选择器的根本概念及任务原理 数据选择器数据选择器: n位地址码位地址码A

46、n-1A0决议决议m个数据个数据输入端中哪一个输入数据传送到独一的输出端输入端中哪一个输入数据传送到独一的输出端Y上上 。满足满足m =2nn位地址选择信号DDm-11D0YAn-1 A0输出数据输入数据选择器演数据选择器演示示第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计例：四选一数据选择器例：四选一数据选择器根据功能表，可写出输出逻辑表达式：根据功能表，可写出输出逻辑表达式：GDAADAADAADAAY )(3011000120110 101 0 10 001 0 1 1 001 0 1 0 10G1 1A1 A0输输 出出输输 入入010 1 YD3 D2 D1 D0 四

47、选一数据选择器的真值表四选一数据选择器的真值表第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计由逻辑表达式画出逻辑图：由逻辑表达式画出逻辑图：Y1&11A2DDA11101G0D13DGDAADAADAADAAY )(301100012011 MUX 4选1 A1 A0D0D1D2D3YG第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计二、集成数据选择器二、集成数据选择器集成数据选择器集成数据选择器741518选选1数据选择器数据选择器2DAD4DGYD10D6741511257VccY082346GND013A5114D911D21516A1371D213DD0D

48、DG1DD64DD751&1YY11A1A1121A01第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计Y Y地地 址址 选选 择择使使 能能输输 出出输输 入入100000000G0 1D0 D0 D1 D1 D2 D2D3 D3 D4 D4D5 D5 D6 D6 D7 D7 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A2 A1 A0 集成数据选择器集成数据选择器74151的真值表的真值表第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计GDAAADAAADAAADAAADAAADAAADAAADAAAY)(7012601250

49、1240123012201210120012 8选选1数据选择器数据选择器74151的函数表达式的函数表达式: 8选选1数据选择器数据选择器74151的卡图表示的卡图表示:D1 D0D5 D7 D3D6D4 A2 A100011110 A001D2第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计三、数据选择器的运用三、数据选择器的运用1数据选择器的通道扩展数据选择器的通道扩展用两片用两片74151组成组成 “16选选1数据选择器数据选择器D01D2D3D4D5D6D7DG0A1A2AYY74151(2)0D1DD2D34D5D6D7DG0A1AA2YY74151(1)YY11D1

50、2435DD2A3D0DDD13DD2D DDD1411819101DDA615DA A70&第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2实现组合逻辑函数实现组合逻辑函数1当逻辑函数的变量个数和数据选择器的地址输入变量个数一样当逻辑函数的变量个数和数据选择器的地址输入变量个数一样 时，可直接用数据选择器来实现逻辑函数。时，可直接用数据选择器来实现逻辑函数。 例例 用用8选选1数据选择器数据选择器74151实现逻辑函数：实现逻辑函数：ABCCABCBABCAL解：将逻辑函数转换成最小解：将逻辑函数转换成最小项表达式：项表达式： =m3+m5+m6+m7 画出连线图。画出连线图

51、。YAD3474151G7DD DD162DY1DD02A5A0AB CL01ACBCABL第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。 例例 试用试用4选选1数据选择器实现逻辑函数：数据选择器实现逻辑函数：解：将解：将A、B接到地址输入端，接到地址输入端，C加到适当的数据输入端。加到适当的数据输入端。作出逻辑函数作出逻辑函数L的真值表，根据真值表画出连线图。的真值表，根据真值表画出连线图。CABCABL 000110110 0 00 0 10 1 00 1 11

52、 0 01 0 11 1 01 1 1LA B C真值表真值表A3DD12DY1D0A0A B01C4 4选选1 1数数据据选选择择器器L1选择器运用演示选择器运用演示第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计4.3.4 数值比较器数值比较器一、一、 数值比较器的根本概念及任务原理数值比较器的根本概念及任务原理 数值比较器数值比较器: 比较两个位数一样的二进比较两个位数一样的二进制数的大小制数的大小由真值表写出逻辑表达式：由真值表写出逻辑表达式：由表达式画出逻辑图。由表达式画出逻辑图。BAFBA BAFBA ABBAFBA 输输 入入输输 出出A BFAB FAB FA=B

53、0 00 11 01 10 0 10 1 01 0 00 0 1FA BFA BFA B1&A1B11 11 1位数值比较器位数值比较器 列出真列出真值表值表第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2 2思索低位比较结果的多位比较器思索低位比较结果的多位比较器例：例：2位数值比较器位数值比较器A1 B1A1 B1A1 B1A1 B1A1 B1A1 B1A1 B1A1 B1数数 值值 输输 入入 A0 B0A0 B0A0 B0A0 B0A0 B0A0 B0输输 出出级级 联联 输输 入入1 0 00 1 01 0 00 1 01 0 00 1 00 0 1 1 0 00 1

54、 00 0 1FAB FAB FA=BIAB IAB IA=B2位数值比较器的真值表位数值比较器的真值表第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计由真值表写出逻辑表达式：由真值表写出逻辑表达式：由表达式画出逻辑图：由表达式画出逻辑图：BABAIBABABABABAF ）0011001111(BABAIBABABABABAF ）0011001111(BABAIBABAF ）0011(1111&1&1A1B1A1B1A0B01B1A0B0B00A11&FA BA BFFA BIA BA BIIA BBA1010BAA第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计

55、二、集成数值比较器及其运用二、集成数值比较器及其运用2数值比较器的位数扩展数值比较器的位数扩展1串联方式串联方式 用用2片片7485组成组成8位二进制数比较器。位二进制数比较器。1 1集成数值比较器集成数值比较器74857485 4 4位二进制数比较器位二进制数比较器23F10IB0IA BAB0A BAAA3132F7 74 48 85 5BFAAA B1I1A BBA BA223BBAA B0BB6BB4AA765745BAABB3A B7 74 48 85 5( (1 1) )1113B2A200BF3AFIABA B2A BA3BAA B0BAFA BA1AIB2IBA B0010FA

56、3A B2A BBA BF7 74 48 85 5( (2 2) )BAFA1AA B0A BA BI0BIB32I1FA BA BFA BF第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2并联方式并联方式并联方式比串联方式的速度快。并联方式比串联方式的速度快。用用5片片7485组成组成16位二进制数比较器位二进制数比较器BA23312BAA B001BAA BA BIA BIIFA BA BF1007 74 48 85 5（4 4）A03A3AB2AB1BB021IIA BA BIA BA BFA BF7 74 48 85 5（3 3）02BA10I03A BAF1FAB0A

57、 BBIA B2BA BA B7 74 48 85 5（5 5）I3A1FA BFA BFA BA BF8A8B12A12BAA B0A B4IBA BAI0AB1A B03A B0B0210FA0AAA1BAA BBI3B7 74 48 85 5（2 2）F02B37 74 48 85 5（1 1）B202A10A B31I01FA BA BIBA B0IB4AF1第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计4.3.5 加法器加法器一、加法器的根本概念及任务原理一、加法器的根本概念及任务原理 加法器加法器实现两个二进制数的加法运算实现两个二进制数的加法运算 1半加器半加器:

58、 只能进展本位加数、被加数的加法运算而不思索低位进位。只能进展本位加数、被加数的加法运算而不思索低位进位。 列出半加器的真值表：列出半加器的真值表：BABABAS ABC 画出逻辑电路图画出逻辑电路图: :由真值表直接写出表达式由真值表直接写出表达式: :ABCS&=1输输 入入输输 出出被加数被加数A 加数加数B和数和数S 进位数进位数C0 0 0 1 1 01 10 0 1 0 1 00 1第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计假设想用与非门组成半加器，那么将上式用变换成与非方式：假设想用与非门组成半加器，那么将上式用变换成与非方式：画出用与非门组成的半加器。画出用

59、与非门组成的半加器。BBAABABABABAS ABBABA ABBABABABBAA )()(ABSCCO&ABSCABABC第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计2 2全加器全加器: : 能同时进展本位数和相邻低位的进位信号的加法运算。能同时进展本位数和相邻低位的进位信号的加法运算。由真值表直接写出逻辑表达式，再经代数法化简和转换得：由真值表直接写出逻辑表达式，再经代数法化简和转换得：1iii1iii1iii1iiii CBACBACBACBAS1iii1iii1iii CBACBACBA)()(1iiiiii1iii1iiii CBACBACBACBAC11i-i

60、iii )C(BABA输输 入入输输 出出Ai Bi Ci-1 Si Ci0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 01 01 00 11 00 10 11 1第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计画出全加器的逻辑电路图：画出全加器的逻辑电路图：1iiii CBAS1i-iiiii CBABAC)(COABiii-1CCiSiCI逻辑符号逻辑符号=1=1ABCSiiiiCi-1&1第四章第四章 组合逻辑电路的分析与设计组合逻辑电路的分析与设计二、多位数加法器二、多位数加法器4位串行进位加法器位串行进位加法器iBCi-1iASii