计算机组成原理试题总结

1、+o【例4-1-2】存储器的随机访问方式是指 。A. 可随意访问存储器B. 按随机文件访问存储器C. 可对存储器进行读出与写入D. 可按地址访问存储器任一编址单元，其访问时间相同且与地址无关解：存储器的随机访问方式是指可按地址访问存储器任一编址单元，其访问时间相同且与地址无关。本题答案为D。【例4-1-4】下面叙述中错误的是 。A. RAM是可读可写存储器，ROM是只读存储器B. ROM和RAM的访问方式相同，都采用随机访问方式进行读写C. 系统的主存由RAM和ROM组成D. 系统的主存都是用DRAM芯片实现的解：系统的主存可用SRAM或DRAM等芯片实现。本题答案为D。【例4-1-11】数据

2、在主存中按整数边对齐存储的主要优点是 。A. 访存速度快 B. 节省主存空间C. 指令字的规格化 D. 指令的优化解：数据在主存中按整数边对齐存储，使得CPU在一个总线周期就能完成一个字的传输，否则就得启动两个或两个以上的总线周期来完成，所以其主要优点是提高访问速度，减少周期浪费。本题答案为A。【例4-1-20】动态RAM的特点是 。A. 工作中存储内容动态地变化B. 工作中需要动态地改变访存地址C. 每隔一定时间刷新一遍D. 每次读出后需要根据原存内容全部刷新一遍解：与SRAM相比，DRAM的特点是需要动态刷新。本题答案为C。【例4-1-21】和静态RAM相比，动态RAM具有 优点。A. 容

3、量能随应用任务的需要动态变化 B. 成本低、功耗低C. 掉电后内容不会丢失 D. 内容不需要再生解：DRAM和SRAM相比成本和功耗更低。本题答案为B。【例4-2-2】16片2K4位的存储器可以设计存储容量为 的16位存储器。A. 16K B. 32K C. 8K D. 2K解：设存储容量为M，则(M16位)/(2K4位)=16，所以M=8K。本题答案为C。【例4-1-27】某主存容量为32KB，由16片16K1位（内部采用128128存储阵列）的DRAM芯片采用字和位同时扩展构成。若采用集中式刷新方式，且刷新周期为2ms，那么所有存储元刷新一遍需要 个存储周期。A. 128 B. 256 C

4、. 1024 D. 16384解：集中式刷新方式是所有行都刷新一次，由于DRAM芯片内部采用128128存储阵列，刷新一行需要一个存储周期，所以共需要128个存储周期。本题答案为A。【例4-2-13】判断以下叙述是否正确。4. 程序访问的局限性是使用的_依据。(4分)(A) 缓冲(B) cache(C) 虚拟内存(D) 进程参考答案：B14. PROM是指_。(4分)(A) 闪速存储器(B) 只读存储器(C) 可编程的只读存储器(D) 光擦可编程的只读存储器参考答案：C16. 常用的虚拟存储系统由_两级存储器组成，其中_是大容量的磁表面存储器。(4分)(A) 快存辅存，辅存(B) 主存辅存，辅

5、存(C) 快存主存，辅存(D) 通用寄存器主存，主存参考答案：B填空题说明:25. 用的SRAM和DRAM都是半导体随机读写存储器。前者速度比后者 _快_ ，集成度不如后者 _高_ 。(3分)26. cache是一种 _高速缓冲_ 存储器，是为了解决CPU和主存之间 _速度_ 不匹配而采用的一项重要的硬件技术，现发展为指令cache体系，数据cache分设体系。27. 半导体SRAM靠 _触发器_ 存储信息，半导体DRAM靠 _电容_ 存储信息。(3分)1. 寄存器间接寻址方式中，操作数处在_。(6分)(A) 通用寄存器(B) 主存单元(C) 程序计数器(D) 堆栈3. 二地址指令中，操作数的

6、物理位置不会安排在_。(6分)(A) 两个主存单元(B) 一个主存单元和一个寄存器(C) 相联存储器 （按内容的）(D) 两个寄存器8. 对于某个寄存器中操作数的寻址方式称为_寻址。(6分)(A) 直接(B) 间接(C) 寄存器直接(D) 寄存器间接9.下面描述RISC指令系统中基本概念不正确的句子是_。(6分)(A) 选取使用频率高的一些简单指令，指令条数少(B) 指令长度固定(C) 指令格式种类多，寻址方式种类多(D) 只有取数/存数指令访问存储器10. 运算型指令的寻址与转移型指令的寻址不同点在于_A_。(6分)(A) 前者取操作数，后者决定程序转移地址(B) 后者取操作数，前者决定程序

7、转移地址(C) 前者是短指令，后者是长指令(D) 前者是长指令，后者是短指令12. 寄存器直接寻址方式中，寄存器中所存的是_。(6分)(A) 操作数(B) 存放操作数的主存单元的地址(C) 存放操作数的寄存器的编号(D) 存放操作数的主存单元地址的地址14. 指令系统是表征一台计算机性能的重要因素，它的 格式_ 和功能不仅直接影响到机器硬件结构，而且也影响到系统软件。15. 堆栈是一种特殊的 _数据_ 寻址方式，它采用 _先进后出_ 原理，按结构不同，分为寄存器堆栈和存储器堆栈。16. 指令格式是指令用二进制表示的结构形式，通常格式中由 _操作码_ 字段和地址码字段组成。17. 双字长指令是指

8、指令字长是 _机器字长_ 的两倍。3. 为了确定下一条微指令的地址，通常采用断定方式，其基本思想是_。(4分)(A) 用程序计数器PC来产生后继微指令地址(B) 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址(C) 用微程序计数器PC来产生后继微指令地址(D) 通过指令中指定一个专门字段来控制产生后继微指令地址9. 计算机使用总线结构的主要优点是便于实现积木化，同时_。(4分)(A) 减少信息传输量(B) 提高信息传输速度(C) 减少了信息传输线的条数(D) 减少了存储器占用时间12. 周期挪用（窃取）方式常用于_中。(4分)(A) 直接内存存取方式的输入/输

9、出(B) 直接程序传送方式的输入/输出(C) CPU 的某寄存器与存储器之间的直接传送(D) 程序中断方式的输入/输出16. 系统总线中控制线的功能是_(4分)(A) 提供主存、I/O接口设备的控制信号和响应信号及时序信号(B) 提供数据信息(C) 提供主存、I/O接口设备的控制信号(D) 提供主存、I/O接口设备的响应信号参考答案：C17. CPU对通道的请求形式是_(4分)(A) 自陷(B) 中断(C) 通道命令(D) I/O指令参考答案：D19. 微程序控制器中，机器指令与微指令的关系是_(4分)(A) 每一条机器指令由一条微指令来执行(B) 一段机器指令组成的程序可由一条微指令执行(C

10、) 一条微指令由若干条机器指令组成(D) 每一条机器指令由一段用微指令编成的微程序来解释执行参考答案：D20. 下面对计算机总线的描述中，确切完备的概念是_(3分)(A) 地址信息、数据信息不能同时出现(B) 地址信息与控制信息不能同时出现(C) 数据信息与控制信息不能同时出现(D) 两种信息源的代码不能在总线中同时传送参考答案：D说明:22. CPU是计算机的中央处理器部件，具有 _指令_ 控制、操作控制、时间控制、数据加工等基本功能。(3分)23. 同一个CPU周期中，可以并行执行的微操作叫 _相容性_ 微操作，不可以并行执行的微操作叫 _相斥性_ 微操作。(3分)24. 硬布线控制器的基

11、本思想是：某一微操作控制信号是 _ 译码输出、时序信号和状态条件信号的逻辑函数。(3分)(1).参考答案:指令操作码27. DMA技术的出现使得 _外围设备_ 可以通过DMA控制器直接访问 _内存_ ，与此同时，CPU可以继续执行程序。(3分)18. 浮点运算器的描述中，正确的句子是_(4分)(A) 阶码部件可实现加、减、乘、除四种运算(B) 阶码部件只进行阶码相加、相减和比较操作(C) 阶码部件只进行阶码相加、相减操作(D) 尾数部件只进行乘法和除法运算说明:10. 微程序存放在_(3分)(A) 内存(B) 控制存储器(C) 通用寄存器(D) 指令寄存器19. 某加法器进位链信号为C4、C3

12、、C2、C1 ，最低位来的进位信号为C0.请分别按下述两种方式写出C4、C3、C2、C1的逻辑表达式，（1）串行进位方式 （2）并行进位方式。(10分)参考答案：（1）串行进位方式：C1 = G1 + P1 C0 其中： G1 = A1 B1 ，P1 = A1B1C2 = G2 + P2 C1 G2 = A2 B2 ，P2 = A2B2 C3 = G3 + P3 C2 G3 = A3 B3 , P3 = A3B3C4 = G4 + P4 C3 G4 = A4 B4 , P4 = A4B4(2) 并行进位方式：C1 = G1 + P1 C0 C2 = G2 + P2 G1 + P2 P1 C0C

13、3 = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 C0C4 = G4 + P4 G3 + P4 P3 G2 + P4P3 P2 G1 + P4 P3 P2 P1 C0其中 G1G4 ，P1P4 表达式与串行进位方式相同。解题思路：17. 某计算机系统的内存储器由 cache和主存构成，cache的存取周期为45纳秒，主存的存取周期为200纳秒。已知在一段给定的时间内，CPU共访问内存4500次，其中340次访问主存。问：(1) cache的命中率是多少？(2) CPU访问内存的平均时间是多少纳秒？(3) Cache-主存系统的效率是多少？(10分)参考答案：（1） ca

14、che的命中率H=0.92（2） CPU访存的平均时间Ta=HTc+(1-H)Tm=0.9245+(1-0.92)200=57.4ns（3）Cache-主存系统的效率e=0.78=78%解题思路：3. 系统总线中地址线的功能是_。(3分)(A) 选择主存单元地址(B) 选择进行信息传输的设备(C) 选择外存地址(D) 指定主存和I/O设备接口电路的地址参考答案：D13. CPU从主存取出一条指令并执行该指令的时间叫 指令周期，它通常包含若干个 机器周期，而后者又包含若干个 时钟周期。 机器周期和时钟周期组成多级时序系统。(4分)14. 变址寻址和基址寻址的区别是：在基址寻址中，基址寄存器提供

15、基地址， 指令提供 偏移量； 而在变址寻址中，变址寄存器提供 偏移量，指令提供 基地址。(4分)20. CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为50ns，主存为250ns，求cache / 主存系统的效率和平均访问时间。(10分)参考答案：解 ：命中率 H = Ne / （NC + Nm） = 3800 / (3800 + 200) = 0.95主存慢于cache的倍率 ：r = tm / tc = 250ns / 50ns = 5访问效率 ：e = 1 / r + (1 r)H = 1 / 5 + (1 5)0.95

16、= 83.3%平均访问时间 ：ta = tc / e = 50ns / 0.833 = 60ns解题思路：【例3-3-17】一个由4个一位全加器构成的加法器，其进位链小组信号为C4、C3、C2和C1，各全加器的操作数为Ai、Bi（1i4），低位的进位输入为C0，请分别按下述两种方式写出C1、C2、C3和C4的逻辑表达式。（1）串行进位方式。（2）并行进位方式。解：（1）采用串行进位方式时，C1C4的逻辑表达式如下。C1=A1B1+A1C0+C0B1C2=A2B2+A2C1+C1B2C3=A3B3+A3C2+C2B3C4=A4B4+A4C3+C3B4（2）采用并行进位方式时，C1C4的逻辑表达式

17、如下：C1=G1+P1C0C2=G2+P2G1+P2P1C0C3=G3+P3G2+P3P2G1+P3P2P1C0C4=G4+P4G3+P4P3G2+P4P3P2G1+P4P3P2P1C0其中，G1=A1B1，P1=A1B1，G2=A2B2，P2=A2B2，G3=A3B3，P3=A3B3，G4=A4B4，P4=A4B4。【例3-3-10】设一个n位串行加法器的第i位输入为Ai、Bi、Ci，输出为Si和Ci+1，其中Ci是低位的进位输入，Ci+1（i=n-1，n-2，1，0）是向高位的进位，C0是整个加法器的进位输入，而Cn是整个加法器的进位输出，则第i位和Si= ，加法器进位Ci= ，设Gi=A

18、iBi，Pi=Ai+Bi，则Ci= 。解：本题答案为： AiBiCi-1 AiBi+(AiBi)Ci-1 Gi+PiCi-1。【例3-3-14】判断以下叙述是否正确。（1）运算器中设置了加法器后，就没有必要设置减法器。 正确（2）进位产生函数为Pi=Ai+Bi。 错误（3）运算器的硬件设计是通用的，与被处理数据的类型、表示方法、编码方案无关。 错误解：（1）正确。采用补码表示后，减法可以转换成加法运算。（2）错误。进位产生函数为Gi=AiBi。（3）错误。运算器的硬件设计，直接与被处理数据的类型、表示方法、编码方案紧密相关，还取决于数据运算所选用的算法。【例3-2-8】设两个浮点数为x=201

19、0.1101，y=211(-0.1010)。假设尾数在计算机中以补码表示（4位尾数，另有2位符号位），阶码（2位阶码）以原码表示（另有2位阶符位），求x+y的结果是 。解：将x、y转换成浮点数据格式，x浮=0001,00.1101，y浮=0011,11.0110，相加运算的步骤如下。 对阶：求得阶差为11-01=10，即2，因此将x的尾数右移两位，得x浮=00 11,00.0011 01。 对尾数求和，得x+y浮=00 11,11.1001 01。 规格化：由于符号位和第一位数相等，不是规格化数，故向左规格化，得x+y浮=00 10,11.0010 10。 舍入：采用0舍1入法，得x+y浮=0

20、0 10,11.0011。 判溢： 数据无溢出，因此结果为x+y=2010(-0.1101)。本题答案为：2010(-0.1101)。【例3-2-1】在浮点数运算中溢出的条件是 。A. 阶码最高位有进位B. 结果尾数溢出C. 阶码溢出D. 尾数规格化后阶码溢出解：在浮点数运算中，只有尾数规格化后阶码溢出，才表示运算结果溢出。本题答案为D。【例3-1-6】定点数运算产生溢说出的原因是 。A. 参加运算的操作数超出机器数的表示范围B. 运算结果超出机器数的表示范围C. 运算过程中最高位产生进位或借位D. 寄存器位数限制，丢掉低位数值解：不是参加运算的操作数能否超出机器数的表示范围，而是运算结果超出

21、机器数的表示范围。本题答案为B。【例3-1-4】已知x/2补=C6H，计算机的机器字长为8位二进制编码，则x补是 。A. 8CH B. 18H C. E3H D. F1H解：x补相当于x/2补乘以2，即将x/2补左移1位，由于C6H=11000110为负数，负数补码左移添0，符号位不变，所以x补=10001100=8CH。本题答案为A。【例3-1-17】下列说法中正确的是 。A. 采用变补进行加减法运算可以避免溢出B. 只有定点数运算才有可能溢出，浮点数运算不会产生溢出C. 在定点数补码减法中两个正数相减不会产生溢出D. 只有将两个正数相加时才有可能产生溢出解：溢出是指运算结果超出模值（纯整数

22、运算模值为2n+1，纯小数运算模值为2），显然两个正数相减的结果不会超出模值，两个正数相加、两个负数相加都有可能产生溢出。本题答案为C。【例3-3-3】加法器采用先行进位的目的是 。A. 优化加法器的结构 B. 节省器材C. 加速传递进位信号 D. 增强加法器结构解：加法器采用先行进位的目的是加速传递进位信号。本题答案为C。【例3-3-4】多位二进制加法器中每一位的进位传递函数Pi= 。A. Ai+Bi B. AiBi C. Ai+Bi+Ci D. AiBiCi解：进位传递函数Pi=AiBi或Pi=Ai+Bi。本题答案为A。【例3-3-9】以下关于串行加法器与并行加法器的描述中，错误的是 。A

23、. 相对并行进位，串行进位的处理速度较慢B. 串行加法器只有一个全加器，并行加法器有多个全加器C. 若采用并行加法器的分组并行进位方式，那么在组间可采用串行进位方式D. 并行加法器的并行进位方式容易实现解：加法器主要有串行加法器和并行加法器两种。在串行加法器中，只有一个全加器，数据逐位串行送入加法器中进行运算。并行加法器可有多个全加器，可同时进行数据的多位相加，它克服了串行加法器只能逐位进行相加的缺点，很显然，它的处理速度要比串行加法器快。并行加法器中的每个全加器都有一个从低位送来的进位输入和一个传送给高位的进位输出。在使用并行加法器的时候，虽然操作数的各位是同时提供的，但低位运算所产生的进位

24、会影响高位的运算结果。并行进位又叫先行进位、同时进位，其特点是各级进位信号同时形成。分组并行进位方式把n位字长分为若干小组，在组内各位之间实行并行快速进位，在组间既可以采用串行进位方式，也可以采用并行快速进位方式，因此有两种情况：第一种情况是单级先行进位方式，它又称为组内并行、组间串行进位方式，以16位加法器为例，可分为4组，每组4位，第一小组组内的进位逻辑函数C1C4信号是同时产生的；第二种情况是多级先行进位方式，又称为组内并行、组间并行进位方式。从以上分析可以看出，并行加法器的并行进位方式并非容易实现，其他选项是正确的。本题答案为D。【例3-1-38】已知x和y，用双符号位补码的运算方法计

25、算x-y的值及运算结果的特征（包括几个标志位的值）。（1）x=27/32，y=31/32（2）x=13/16，y=-11/16解：（1）x=27/32=272-5=0.11011，y=31/32=312-5=0.11111，则x补=0.11011，y补=0.11111，-y补=1.00001，采用双符号位补码减法的运算过程如下。x-y补=1.11100，则x-y=-0.00100。（2）x=13/16=132-4=0.1101，y=-11/16=-112-4=-0.1011，则x补=0.1101，y补=1.0101，-y补=0.1011，采用双符号位补码减法的运算过程如下。双符号位为01，表示

26、正溢出。【例3-1-39】已知x和y为定点小数，用进位判断法进行计算。（1）10/16+9/16（2）-10/16-9/16解：（1）x=10/16=10102-4=0.1010，y=9/16=10012-4=0.1001，则x补=0.1010，y补=0.1001，采用进位判断法补码加法的运算过程如下。从中可以看到Cs=0，而C1=1，V=CsC1=1，发生溢出。实际上，10/16+9/16=19/161，对于定点小数而言，出现溢出现象。（2）x=-10/16=-10102-4=-0.1010，y=9/16=10012-4=0.1001，则x补=1.0110，y补=0.1001，y变补=1.1

27、001，采用进位判断法补码减法的运算过程如下。从中可以看到Cs=1，而C1=0，V=CsC1=1，发生溢出。实际上，-10/16-9/16=-19/16-1，对于定点小数而言，出现溢出现象。【例3-1-34】判断以下叙述是否正确。（1）对于整数，左移1位相当于将原数乘以2，右移1位相当于除以2。（错误）（2）对于二进制数，若小数点左移1位，则数值缩小1倍，若小数点右移2位，则数值扩大2倍。（正确）（3）当定点数运算发生溢出时应进行舍入处理。（错误）（4）任何两个数相加都有可能出现溢出。（错误）（5）两补码数相加，采用1位符号位，当运算结果的符号位为1时表示结果溢出。（错误）（6）原码加减交替除

28、法又称为不恢复余数法，因此在整个除法运算中不存在恢复余数的操作。（错误）解：（1）错误。对于无符号数的原码，左移1位相当于乘以2，右移1位相当于除以2。如果符号位分开单独处理，这一规则也适合于有符号数的原码。（2）正确。这里是指小数点的左移或右移，而不是数的左移或右移。（3）错误。定点数运算一旦发生溢出只有产生中断向CPU报错。（4）错误。两个正数相加或两个负数相加才可能出现溢出，一个正数与一个负数相加不会出现溢出。（5）错误。两补码数相加，采用1位符号位，当运算过程中符号位进位和最高数位进行异或，其结果为1时表示结果溢出。（6）错误。在整个除法运算中，仅当最后一步余数为负时做一次恢复余数的操

29、作。【例3-2-2】在浮点数运算中，下溢出指的是 。A. 运算结果的绝对值小于机器所能表示的最小绝对值B. 运算的结果小于机器所能表示的最小负数C. 运算的结果小于机器所能表示的最小正数D. 运算结果的最低有效位产生的错误解：在浮点数运算中，下溢出指的是运算的结果小于机器所能表示的最小负数，主要表现是规格化后阶码小于其能表示的最小负数。本题答案为B。【例3-2-6】若浮点数采用补码表示，判断加/减运算的结果是否为规格化数的方法是 。A. 阶符和数符相同 B. 阶符和数符相异C. 数符和尾数最高位相同 D. 数符和尾数最高位相异解：一个浮点数用二进制补码表示，若符号位与尾数最高位相异，则该数是规

30、格化表示。本题答案为D。【例3-1-14】两补码相加，采用1位符号位，则当 时，表示结果溢出。A. 最高位有进位B. 最高位进位和次高位进位的异或结果为0C. 最高位为1D. 最高位进位和次高位进位的异或结果为1解：这是采用进位判断法来判断是否溢出，其规则是若最高位有进位，且和次高位进位异或结果为1，表示结果溢出，若异或结果为0，表示结果无溢出。本题答案为D。【例4-1-9】若存储周期为250ns，每次读出16位，则该存储器的数据传送率为 。A. 4106字节/秒 B. 4220字节/秒 C. 8106字节/秒 D. 8220字节/秒解：存储器的数据传送率也称为存储带宽，通常以位/秒或字节/秒

31、为单位，本题中一秒有=4106个存储周期，而每个存储周期读出16位（即2个字节），所以存储带宽=41062=8106字节/秒。本题答案为C。【例4-1-17】以下类型的存储器中速度最快的是 。A. DRAM B. ROM C. EPROM D. SRAM解：SRAM（静态随机存取存储器）不需要刷新，所以速度最快。本题答案为D。【例4-1-18】以下4种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是 。A. DRAM B. SRAM C. FLASH D. E2PROM解：由于SRAM不需要动态刷新，所以比DRAM速度更快。本题答案为B。【例4-1-19】静态半导体存

32、储器SRAM 。A. 在工作过程中，存储内容保持不变 B. 在断电后信息仍能维持不变C. 不需要动态刷新 D. 芯片内部有自动刷新逻辑解：SRAM不需要动态刷新，而DRAM需要动态刷新。本题答案为C。【例4-1-20】动态RAM的特点是 。A. 工作中存储内容动态地变化B. 工作中需要动态地改变访存地址C. 每隔一定时间刷新一遍D. 每次读出后需要根据原存内容全部刷新一遍解：与SRAM相比，DRAM的特点是需要动态刷新。本题答案为C。【例4-1-21】和静态RAM相比，动态RAM具有 优点。A. 容量能随应用任务的需要动态变化 B. 成本低、功耗低C. 掉电后内容不会丢失 D. 内容不需要再生

33、解：DRAM和SRAM相比成本和功耗更低。本题答案为B。【例4-1-27】某主存容量为32KB，由16片16K1位（内部采用128128存储阵列）的DRAM芯片采用字和位同时扩展构成。若采用集中式刷新方式，且刷新周期为2ms，那么所有存储元刷新一遍需要 个存储周期。A. 128 B. 256 C. 1024 D. 16384解：集中式刷新方式是所有行都刷新一次，由于DRAM芯片内部采用128128存储阵列，刷新一行需要一个存储周期，所以共需要128个存储周期。本题答案为A。【例4-1-28】某SRAM芯片，其存储容量为5128位，包括电源端和接电线，该芯片引出线的数目应为 。A. 23 B.

34、25 C. 50 D. 19解：该芯片8位，所以数据线为8根，寻址空间512=29，所以地址线为9根，加上电源端和接电线两根，总共引出线数目=8+9+2=19根。本题答案为D。【例4-1-34】U盘属于 类型的存储器。A. 高速缓冲存储器 B. 主存储器 C. 只读存储器 D. 随机存取存储器解：U盘是一种闪速存储器，属于半导体只读存储器类型，尽管它可读可写，但编程的次数是有限的。本题答案为C。【例4-1-35】下列存储器中可电改写的只读存储器是 。A. E2PROM B. EPROM C. ROM D. RAM解：E2PROM可用电的方法写入和清除其内容，其编程电压和清除电压均与微机CPU的

35、5V工作电压相同，不需要另加电压。本题答案为A。【例4-1-36】以下说法正确的是 。A. EPROM是可改写的，因而也是随机存储器的一种B. EPROM是可改写的，但它不能作为随机存储器C. EPROM只能改写一次，故不能作为随机存储器用D. EPROM是只能改写一次的只读存储器解：EPROM是可改写的，允许改写多次，但改写的次数是有限的，所以不适合作为随机存储器。本题答案为B。【例4-1-10】若数据在存储器中采用以低字节地址为字地址的存放方式，则十六进制数12345678H的存储字节顺序按地址由小到大依次是 。A. 12345678 B. 78563412 C. 87654321 D.

36、34127856解：该存放方式是小端次序方案，即将最低有效字节存储在最小地址位置。本题答案为B。【例4-1-11】数据在主存中按整数边对齐存储的主要优点是 。A. 访存速度快 B. 节省主存空间C. 指令字的规格化 D. 指令的优化解：数据在主存中按整数边对齐存储，使得CPU在一个总线周期就能完成一个字的传输，否则就得启动两个或两个以上的总线周期来完成，所以其主要优点是提高访问速度，减少周期浪费。本题答案为A。【例4-1-12】某计算机字长为32位，存储器容量为16MB，CPU按半字寻址，其可寻址的单元数是 。A. 224 B. 223 C. 222 D. 221解：16MB=224B，由于字

37、长为32位，按半字（即16位，2个字节）寻址，其可寻址的单元数=224B/2B=223个。本题答案为B。【例4-1-13】某计算机字长为32位，存储器容量为4MB，CPU按字寻址，其寻址范围是0 。A. 220-1 B. 221-1 C. 223-1 D. 224-1解：4MB=222B，由于字长为32位，按字（即32位，4个字节）寻址时，其可寻址的单元数=222B/4B=220个，寻址范围是0220-1。本题答案为A。【例4-1-14】某计算机字长为16位，存储器容量为256KB，CPU按字节寻址，其寻址范围是 。A. 0220-1 B. 0221-1 C. 0219-1 D. 0218-1

38、解：256KB=218B，按字节寻址，即可寻址的单元数=218B/1B=218个，其寻址范围是0218-1。本题答案为D。【例4-1-15】某计算机字长为16位，存储器容量为64KB，CPU按字寻址，其可寻址的单元数是 。A. 64K B. 32KB C. 32K D. 64KB解：64KB=216B，由于字长为16位，按字（即16位，2个字节）寻址时，其可寻址的单元数=216B/2B=215个=32K个。本题答案为C。【例4-1-37】某内存若为16MB，则表示其容量为 KB。解：16MB=161024KB=16384KB。本题答案为：16384。【例4-1-48】判断以下叙述是否正确。（1

39、）CPU访存时间由主存容量决定。（2）ROM和RAM在主存中是单独编址的。（3）ROM中任一单元可随机访问。（4）DRAM是破坏性读出，因此需要读后重写。（5）半导体存储器加电后才能存储数据，断电后数据就丢失了，因此EPROM做成的存储器，加电后必须重写原来的内容。解：（1）错误。由于主存是随机存取的，CPU访存时间与主存容量无关。（2）错误。通常主存由ROM和RAM构成，它们是统一编址的。（3）错误。ROM的内容只能随机地读出而不能写入。（4）正确。（5）错误。EPROM是只读存储器的一种，具有非易失性，即断电后所存储的信息不会消失。1. 计算机的主机由A._运算器_、B._控制器_、C._

40、内存_等部件组成。2. 8位二进制补码所能表示的十进制整数范围是A._-27_至B._+27-1 _，前者的二进制补码表示为C._10000000 _，后者的二进制补码表示为D._01111111_。3. 形成指令地址的方式，称为 指令寻址 方式，有 顺序 寻址和 跳跃 寻址两种，使用 程序计数器 来跟踪。3. 为了解决多个 主设备 同时竞争总线 控制权，必须具有 总线仲裁 部件。1. 设字长32位，使用IEEE格式，则阶码采用_表示。A. 补码 B. 原码 C. 移码 D. 反码2. 相联存储器是按_进行寻址的存储器。A. 地址指定方式 B. 堆栈存取方式C. 内容指定方式 D. 地址指定方

41、式与堆栈存取方式结合10. 二地址指令中,操作数的物理位置不可能采取的结构是_。 A. 寄存器寄存器 B. 寄存器存储器 C. 存储器存储器 D. 寄存器锁存器11. 操作控制器的功能是_。A. 产生时序信号B. 从主存取出一条指令C. 完成指令操作码译码D. 从主存取出指令，完成指令操作码译码，并产生相关的操作控制信号，以解释执行该指令14. 会产生DMA请求的总线部件是_。A. 任何外设 B. 高速外设C. 需要与主机批量交换数据的外设 D. 具有DMA接口的外设17. 为了使设备相对独立，磁盘控制器的功能全部转到设备中，主机与设备间应采用_接口。 A. SCSI B. 专用 C. ESD

42、I20. 周期挪用（窃取）方式常用于_中。 A. 直接内存存取方式的输入/输出 B. 直接程序传送方式的输入/输出 C. CPU的某寄存器与存储器之间的直接传送 D. 程序中断方式的输入/输出1.广泛使用的A._SRAM_和B._DRAM_都是半导体随机读写存储器。前者速度比后者C._快_，集成度不如后者高。2.存储单元是指_。A. 存放一个二进制信息位的存储元 B. 存放一个机器字的所有存储元集合C. 存放一个字节的所有存储元集合 D. 存放两个字节的所有存储元集合1. 至今为止，计算机中的所有信息以二进制方式表示的理由是_。A .节约元件 B. 运算速度快 C. 物理器件性能决定 D. 信

43、息处理方便2. 某寄存器中的值有时是地址，因此只有计算机的_才能识别它。A. 译码器 B. 判别程序 C. 指令 D. 时序信号4. 在定点运算器中，无论采用双符号位还是单符号位，必须有_，它一般用_来实现。A. 译码电路，与非门 B. 编码电路，或非门C. 溢出判断电路，异或门 D. 移位电路，与或非门 6. 以下描述中正确的是_。A. 浮点运算器可用阶码部件和尾数部件来实现。B. 阶码部件可实现加，减，乘，除四种运算。C. 阶码部件只进行阶码相加，相减和比较操作。D. 尾数部件只进行乘法和除法运算。7. 某计算机字长16位，它的存储容量是64MB,若按双字编址，那么它的寻址范围是_。A.

44、4M B. 2M C. 64M D. 32M8. 以下四种类型的半导体存储器中，若以传输同样多的字为比较条件，则读出数据传输率最高的是_。A. DRAM B. SRAM C. 闪速存储器 D. EPROM12. 同步控制是_。A. 只适用于CPU控制的方式 B. 只适用于外围设备控制的方式C. 由统一时序信号控制的方式 D. 所有指令执行时间都相同的方式 13. 请在以下叙述中选处两个正确描述的句子是_。 同一个CPU周期中，可以并行执行的微操作叫相容微操作。同一个CPU周期中，不可以并行执行的微操作叫相容微操作同一个CPU周期中，可以并行执行的微操作叫相斥微操作同一个CPU周期中，不可以并行

45、执行的微操作叫相斥微操作A. B. C. D. 17. 在微型机系统中，外围设备通过_与主板的系统总线相连接。A. 适配器B.设备控制器C. 计数器D. 寄存器20. 周期挪用方式常用于_方式的输入/输出中。A. DMA B. 中断C. 程序传送D. 通道. 中断处理需要有中断A.优先级仲裁 中断B.向量 产生，中断C.控制逻辑等硬件支持。10. 程序控制类指令的功能是_。A. 进行算术运算和逻辑运算 B. 进行主存于CPU之间的数据传送C. 进行CPU和I/O设备之间的数据传送 D. 改变程序执行的顺序. RISC的中文含义是A.精简指令系统计算机，CISC的中文含义是B.复杂指令系统计算机

46、。1冯.诺依曼机工作方式的基本特点是_。 A. 多指令流单数据流 B. 按地址访问并顺序执行指令 C. 堆栈操作 D. 存储器按内容选择地址6采用虚拟存储器的主要目的是_。 A. 提高主存储器的存取速度 B. 扩大存储器空间，并能进行自动管理 C. 提高外存储器的存取速度 D. 扩大外存储器的存储空间7存储器是计算机系统的记忆设备，主要用于_。 A. 存放程序 B. 存放软件 C. 存放微程序 D. 存放程序和数据8在指令的地址字段中，直接指出操作数本身的寻址方式，称为_。 A. 隐含地址 B.立即寻址 C.寄存器寻址 D. 直接寻址9指令的寻址方式有顺序和跳跃两种方式，采用跳跃寻址方式，可以

47、实现_。 A. 堆栈寻址 B. 程序的条件转移 C. 程序的无条件转移 D. 程序的条件转移成无条件转移 14. 总线中地址线的用处是_。 A. 选择主存单元地址 B. 选择进行信息传输的设备 C. 选择外存地址 D. 指定主存单元和I/O设备接口电路的选择地址15异步控制常用于_中，作为其主要控制方式。A. 单总线结构计算机中访问主存与外围设备。B. 微型机中的CPU控制C. 组合逻辑控制的CPUD. 微程序控制器 17CD-ROM光盘是_型光盘，可用做计算机的_存储器和数字化多媒体 设备。 A. 重写，内 B. 只读，外 C. 一次，外 D. 只读，内 18CPU响应中断时，进入“中断周期”采用硬件方法保护并更新程序计数器PC内容 而不是由软件完成，主要因为_。A. 能进入中断处理程序并能正确返回原程序。B. 节省内存。C. 提高处理机速度。D. 易于编制中断处理程序。 20CPU对通道的请求形式是_。 A. 自陷 B. 中断 C. 通道命令 D. I/O指令3相联存储器是按A._内容_访问的存储器，在cache中用来存放B._行地址表_，在虚拟存储器中用来存放C._段表、页表和快表。5流水CPU中的主要问题是A._资源 _相关，B._数据_相关和C._控制_相关；为此需要采用相应的技术对策，才能保证流水畅通