彩灯循环控制电路

1、电子技术课程设计四路彩灯控制器设计 与制作学院：电子信息工程学院专业、班级：姓名：学号：指导教师：20 1 1年12月目录-O设计任务与要求(2)二。总体框图(3)三选择器件(5)四。功能模块(11)五总体设计电路(14)六.课程设计心得(16)四路彩灯控制器设计与制作一、设计任务与要求设计一个循环可预置序列发生器，并用一控制彩灯得循环显 示不同得预置产生不同得效果。实现循环序列发生器与彩灯控制电路，使得彩灯按一定得规律 循环显示。假定循环规律为:L1-L 8得状态就是0 0 0 0 1 111(0表示灭,1表示亮），每隔一秒灯L1-L 8得状态依次循环一位，即:设计控制电路，可自动预置4种不

2、同得初状态，每隔6 4秒改变一 种，并在这四种初状态循环，使得彩灯定时改变显示得效果，假定四种不 同得初状态为:0000 1 111, 0 0 010 0 01, 0 0 110 0 11, 0 1110111二、总体框图时钟信号发生电路循环序列发生彩灯控制电路 预置控制电路时钟信号发生电路部分：振荡器有多种振荡器电路，其中（a）图为CMOS非门构成得振荡器，（b） 图为石英晶体构成得振荡器，（c）图为555构成得多谐振荡器。CMOS非门构成 得振荡器得振荡周期T二1、4RC, 55 5构成得振荡器得振荡周期T二0. 7 （出+2 R：）Co我最终还就是选择了 5 5 5构成得振荡器，因为55

3、5使用起来方便、简单. 通过调节Rl, R2与Cl得大小调节振荡频率以达到1HZ得秒钟连续脉冲图1 CMOS非门构成得振荡器（a）R2图2石英晶体振荡器（b）R151 kohmVCC5VwrOUTDISTHR555 VIRTUALTRI1 kohmconONDTlO.OduFC271OuF图3由55 5定时器构成得多谐振荡器循环序列发生器部分：3个7 4LS16 3构成循环序列发生器部分，由于就是6 4秒改变一种状态，所 以用二片7 4LS16 3组成一个64位加法计数器（按I 6 x 4进行把2个7 4 L S163 组装计数器），每循环一次64位产生一个进位输入到第三个74LS163,第三

4、个7 4 LS163就是一个4位加法计数器,并通过它来控制预置控制电路中得4个73LS 37 3得使能端，从而决定输入得每种初态。详细得控制办法就是：让第三个74LS1 6得输岀0 0分别通过一个非门变成II再与头2个74LS I 63得进位一起通过一个三输入与非门变成低电平0加到初态为0 0 00 llll得 7 4LS373得使能端，这样就可以使器导通。当前面得6 4位计数器在来一个进位时，00变成0 1 ,这样让I得那个输岀端 通过一个非门，然后与0得端口以及刚才得进位一起通过个与非门，就是输出为 0节到初态为0 0010001得第二个74LS3 7 3得使能端，让其导通.再次过64秒后

5、，计数器产生一个进位使第三个7 4LS373输出为I 0,让I 得端口通过一个非门，然后把它与0得端口以及进位信号一起输送到一个三输入 与非门，使之输岀为0接到初态为00 1 1 00 1 1得第三个74LS373得使能端让 其工作。最后在完成一次6 4位得计数，产生一个进位，使之变成1 1 ,把她们都风别 通过一个非门，然后在与进位信号一起通过一个三输入得与非门，并把它得输出0 接到滴4个初态为01110111得74LS 3 73得使能端,使其工作。由于第三个得74LS 3 73就是一个4位加法计数器，所以当到了 11时自己乂 自动返回到00,加法器完成一个64计数，就产生一个进位，0 0

6、乂变为0 1 依次 往复循环。预置控制电路部分：4个7 4 LS 37 3构成预置控制电路部分，因为存在4种不同得初态，考虑到 74LS37 3得高阻态而且它拥有8个输出端正好符合要求，所以我们可以把这4 种初态预先寄存在此。山于使能端关闭时74LS373得输岀就是呈现高阻态所以 可以把她们得输出端直接相互连在一起然后分别送至2个74LS19 4移位寄存器 得输入端把四个7 4 LS 3 73得Q 1都连在一起放到第一个7 4LS19 4得第一个 输入端，然后把四个74LS373得Q2都连在一起放到第一个74LS 1 9 4得第二 个输入端，依次放置，直道把四个7 4 LS 3 73得Q8连在

7、一起放到笫二个74 LS 194得第四个输入端。除此之外，我们还应把所存信号始终至于高电平。就可以保证当使能信号一 存在就可以输出一开始就寄存在器件里得数据.彩灯控制电路部分：2个7 4LS1 9 4构成彩灯控制电路得主电路,8个彩灯分别接在2个得输出 端，考虑到题II要求8种状态就是右移得，我们只需把每个得SR端与Q 3端相 连即可实现右移。由于当S0S1就是1 1时置数,SOS1就是10时实现右移，所以 我们可以把64位加法计数器部分产生得进位作为S 1得输入信号送给S1,于就 是当产生一个进位时,7 4 LS3 7 3输出得状态就可以顺利得置入双向移位寄存器 74LS194内，当这个脉冲

8、过来后时,S 1 乂变为0 ,于就是就可以实现右移了.以上所有得期间得脉冲信号都就是同一个脉冲信号，均山555定时器来产生, 以保证同步。三、选择器件本次课程设计所用器件如表一:型号名称数目7 4 LS 1 9 4双向移位寄存器274 LS 163十六进制加法计数器37 4 LS3 73数据寄存器47 4LS04非门374LS12三输入与非门47 4 LS 0 8与门174LS0 0与非门15 5 5定时器脉冲信号发生器11) 74LS194移位寄存器图4 引脚排列其中D“D2, D3为并行输出端;Sr为右移串行输入端，Sl为左移串行输入端;S1, So为操作模式控制端；CP为时钟脉冲输入端.

9、功能表InputsOutputsClearModeClockSerialParallelADCQDS1 SOLeft RightA B C D-JIIIZTIZX X X X H H L H L H H L H L L L I11111(rtrXXXXXXXcrXX XXXXXOXX XXXXXQXXoSor ?dg r-H 高电平L 低电平X 任意电平t 一低到高电平跳变a-d A-D嫌的稳态输入电平Qao-Qdo 规定的稳态条件建立前Q a Ad的电平QAn-QDn一时钟最近的f前Qa-Ad的电平图五功能表LS194ASil W图六内部原理图2) 7 4 LS 1 63计数器它就是同步十六

10、进制加法记数器，当LOAD端输入底电平时处于预置数状态,DO、Dl、D2、D3得数据将会在CP升沿到达时被置入QO、QI、Q2、Q3中,它得预 置数就是同步得。下图就是7 4LS16 3得引脚分配图，图中LD为预置数控制端，D 0-D3为数据输入端,C为进位输出端，RC为异步置零端，Q0-Q3位数据输 出端，EP与ET为工作状态控制端.163得清除就是同步得。当清除端CLEAR为低电平时，在时钟端(CLK)上 升沿作用下,才可完成清除功能。16 3得预置就是同步得。当置入控制端LOAD为低电平时，在CLK上升沿作用下，输出端(QA-QD)与数据输入端(A-B)相一致。当CLKlll低至高跳 变

11、或跳变前，如果计数控制端(ENP、ENT)为高电平，则LOAD应避免山低至高 电平得跳变、图七74LS1 6 3引脚图A出CRLDCTpCPtCPDoDiDiDsQoQi02Q?0XXXtXXXX000010XXtdodicb6dithdj11!1tXXXX计数110XtXXXX保持11X0XXXXX保持图八 74LS163功能表163得计数就是同步得，靠CLK同时加在4个触发器上而实现.当ENP与 ENT均为高电平时，在CLK上升沿作用下QA-QD同时变化，从而消除了异步计数器中 岀现得计数尖峰。1 6 3 有超前进位功能。当计数溢出时，进位端(RCO)输出 一个高电平脉冲，其宽度为Q0得高

12、电平部分。在不外加门电路得情况下，可级联成N位同步计数器。在CLK出现前，即使E NP、ENT. CLEAR发生变化，电路得功能也不受影响。3) 74LS37 3寄存器7 4LS37 3就是八D锁存器(3S,锁存允许输入有回环特性)，常应用在地 址锁存及输出口得扩展中。7 4LS3 73内有8个相同得D型(三态同相)锁存器, 山两个控制端(11脚G或E;l脚OUT、CONT、0E)控制。当0E接地时，若 G为高电平,74LS373接收山PPU输出得地址信号;如果G为低电平，则将地址信 号锁存。工作原理：74LS37 3得输出端000 7可直接与总线相连。当三态允许控制端0E为低电平 时，0 0

13、O 7为正常逻辑状态，可用来驱动负载或总线。当0E为高电平时，00 07呈高阻态，即不驱动总线，也不为总线得负载，但锁存器内部得逻辑操作不 受影响。亠当锁存允许端LE为高电平时，0随数据D而变。当LE为低电平时，0被锁存在已建立得数据电平:YCC 07 07 D6 Og 05 D5 D4 04 LEI:LdLdLJIjJLLlljJLJLdLJLLlOE Og Dg D 0| 。2 岂少 0? GND ;图九引角图图十功能表4）555定时器应用国产双极型定时器CB555电路结构图它就是由比较器G与C?,基本RS触 发器与集电极开路得放电三极管Td三部分组成.Vh就是比较器C1得输入端,v 12

14、就是比较器C2得输入端。C】与C?得参 考电压Vri与VR2由Vcc经三个五千欧电阻分压给出。在控制电压输入端V悬 空时,V/2/3 Vcc，vs2=l / 3VKo如果Vco外接固定电压，则V沪, Vft2=l / 2VcoRd就是置零输入端。只要在Rd端加上低电平，输出端v 便立即被置成 低电平，不受其她输入端状态得影响。正常工作时必须使Rd处于高电平图中得 数码18为器件引脚得编号。图十一55 5定时器逻辑符号555定时器就是一种中规模集成电路，只要在外部配上适当阻容元件，就可 以方便地构成脉冲产生与整形电路。图十二5 55定时器内部结构图（A）电路组成55 5集成定时器由五个部分组成.

15、1、基本RS触发器：由两个“与非”门组成2、比较器:Cl、C2就是两个电压比较器3、分压器：阻值均为5千欧得电阻串联起来构成分压器，为比较器 C1与C2提供参考电压.4、晶体管开卷与输出缓冲器:晶体管VT构成开关，其状态受端控 制。输出缓冲器就就是接在输出端得反相器G3,其作用就是提 高定时器得带负载能力与隔离负载对定时器得影响。（B）基本功能当时，输出电压为低电平,VT饱与导通。当时，时，时，C1输出低电平，C2输出高电平” Q=0-饱与导通.当、时,Cl、C2输出均为高电平，基本RS触发器保持原来状态不变，因此、 VT也保持原来状态不变。当、时,c 1输出高电平,C 2输出低电平,Q=1

16、VT截止.55 5定时器功能表输入输出阈值输入（5 J触发输入（012）复位0输出0放电管TXX00导通11截止10导通1不变不变表二555定时器逻辑功能表5）7 4 LS04 非门当输入信号为高电平时，应保证三极管工作在深度饱与状态，以使输出电平 接近于零。为此，电路参数得配合必须合适,保证提供给三极得基极电流大于深 度饱与得基极电流。仔细观察一下图中给岀得三极管开关电路即 可发现，当输入为高电平时输 出等于低电平，而输入为低电平时输出等于高电平。因此输出与输入得电平之间 就是反向关系，它实际上就就是一个非门。（亦称反向器）.当输入信号为高电平时，应保证三极管工作在深度饱与状态，以使输出电

17、平接近于零。为此,电路参数得配合必须合适，保证提供给三极得基极电流大于 深度饱与得基极电流。设计电路所用得芯片就是74LS04,如下图所示：叱cm 冋 冋rvi rnLd LM LU L1J LU LJ LzJGNU图十三74 L S04得内部结构图功能表如下图:非门功能表逻辑符号逻辑函数式Y二A1A1U14Vcc1Y2136A2A3126Y2Y4115A3A5105Y3Y694AGND784Y图十四74LS04得管脚图6) 74LS 1 2三输入与非门引岀端符号1A3A 输入端 IB3B 输入端1C- 3C输入端Y = ABCInputsOulputACYXXLHXLXHLXXHHHHL图十

18、五 74LS 1 2引脚图功能表四、功能模块1) 5 55多谐振荡器组成脉冲发生器多谐振荡器不需要外加输入信号，只要加上直流电源就能自动输出相应频率 与宽度得矩形脉冲。山于矩形脉冲含有丰富得高次谐波，所以称为多谐振荡器. 多谐振荡器电路能从一种状态翻转到另一种状态，变化极其迅速。多谐振荡器得 稳定度及频率得准确度决定了数字钟计时得准确程度，通常选用成品振构成振荡 器电路。一般来说，振荡器得频率越高，计时精度越高。如果精度要求不高也可 采用集成逻辑门与RC组成得时钟源振荡器或山集成定时器555与RC组成得多 谐振荡器。参考电路图如图所示图十六多谐振荡器输岀波形图如下所示：振荡器就是数字钟得核心。

19、振荡器得稳定度及频率得准确度决定了数字钟 计时得准确程度，通常选用成品振构成振荡器电路一般来说,振荡器得频率越高, 计时精度越高。如果精度要求不高也可采用集成逻辑门与RC组成得时钟源振荡 器或山集成定时器555与RC组成得多谐振荡器。这里选用5 5 5组成得多谐振 荡器，多谐振荡器得频率可以设为为foJO OOHZo2）循环序列发生器两个16进制加法计数器构成了一个64进制得汁数器川I于就是64秒改变一 种状态，所以用从右开始数得前二片74LS1 6 3组成一个64位加法计数器（按16 x4进行把2个7 4LS16 3组装计数器）,每循环一次64位产生一个进位输入到 第三个7 4LS 1 63

20、,第三个7 4LS163就是一个4位加法计数器，并通过它来控制预 置控制电路中得4个73LS3 7 3得使能端，从而决定输入得每种初态。用最左边 得74 LS16 3组成一个4进制得加法计数器。电路图如下：InonutfJJJJ1 erti 3TIM HKmU0 msSI3J w :图十七循环序列发生器电路3）预置控制电路：74LS 3 7 3构成预置控制电路部分，因为存在4种不同得初态，考虑到7 4L S 3 73得高阻态而且它拥有8个输出端正好符合要求，所以我们可以把这4种 初态预先寄存在此。山于使能端关闭时7 4LS3 7 3得输出就是呈现高阻态所以可 以把她们得输岀端直接相互连在一起然

21、后分别送至2个74LS19 4移位寄存器得 输入端电路图如下：o tfl 0卩 Q E Q Ho ffl O卜 0Q 50 tQ 0 nW M Q HQ w Q p flv V 0 n o t 0 e Q E fiv HQ a；0 rQ m0 n 卩tQ e: o w flv d。卜（0! .iirrt!图十八 预置控制电路部分4）控制显示电路体现了题LI要求得4种初态，64秒变换得方式五、总体设计电路图在Multism2 0 0 1中仿真此电路，6 4位得加法计数器每完成一次64计数, 就会产生个进位信号，这个进位信号会控制4进制加法计数器得计数端使其计数, 4进制得法计数器没产生一个数会与

22、那个6 4位得进位信号一起通过一系列TT L 门电路到达7 3 LS 3 73控制得预置电路。通过控制其使能端来控制初态得导入. 我把4种不同得初态接到了两片74LS194得输入端，考虑到题L1就是要求右移, 我把S1得直接与6 4位得进位信号端接到了一起，把SO 直接高电平。有进位 信号时,S0S1就是11会把一种 初态置进去01时乂会实现右移。自动预置4种 不同得初状态，每隔64秒改变一种，并在这四种初状态循环，使得彩灯定时改变 显示得效果，四种不同得初状态为:00001111, 0 001 0 0 0 1,0 0 11001 I , 0 111 0 1 1 1 64秒变换一种初态,变换初态后得6 4秒内就是一直在循环右移得.依次 往复运行。经过对以上各个步骤得总结可以得到最终得结果，通过软件对最后得结果进 行仿真，验证本次试