数电课程设计数字秒表报告

1、 数字电子课程设计报告题目名称：电子秒表电路 姓 名: 李 美 柳 学 号： 1003741104 班 级： 电子101班 指导老师： 刘 纯 天 2012年6月（1）计时范围：059秒（2）显示分辨率为1s。（3）用按钮开关控制工作状态，即：暂停、清零。（4） 本身带有，工作时指示灯亮。二、元件清单：三、 详细设计：（1） 秒脉冲的产生cd4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是rc或晶振电路，cr为高电平时，计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。在cp1(和cp0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降

2、时间无限制。 图2-1 脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器产生标准频率信号经过整形、分频获得1hz的秒脉冲。石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率易调整。如晶振为32768 hz，通过15次二分频后可获得1hz的脉冲输出，电路图如图2-1所示。（2） 秒计数器的设计十进制同步加法计数器cd4518cd4518/cc4518是二、十进制（8421编码）同步加计数器，内含两个单元的加计数器，其功能表如真值表所示。每单个单元有两个时钟输入端clk和en，可用时钟脉冲的上升沿或下降沿触发。由表可知，若用enable信号下降沿触发，触发信号

3、由en端输入，clk端置“0”；若用clk信号上升沿触发，触发信号由clk端输入，enable端置“1”。reset端是清零端，reset端置“1”时，计数器各端输出端q1q4均为“0”，只有reset端置“0”时，cd4518才开始计数。cd4518采用并行进位方式，只要输入一个时钟脉冲，计数单元q1翻转一次；当q1为1，q4为0时，每输入一个时钟脉冲，计数单元q2翻转一次；当q1=q2=1时，每输入一个时钟脉冲q3翻转一次；当q1=q2=q3=1或q1=q4=1时，每输入一个时钟脉冲q4翻转一次。这样从初始状态（“0”态）开始计数，每输入10个时钟脉冲，计数单元便自动恢复到“0”态。若将第

4、一个加计数器的输出端q4a作为第二个加计数器的输入端enb的时钟脉冲信号，便可组成两位8421编码计数器，依次下去可以进行多位串行计数。引脚功能： 引脚符号功能1 9clock时钟输入端7 15reset消除端2 10enable计数允许控制端3 4 5 6q1a-q4a计数输出端11 12 13 14q1b-q4b计数输出端8 vss地16vdd电源正 图2-2图2-2为秒计数译码电路，秒计数器为m=60的计数器，即显示0059，采用中规模集成电路双十进制计数器至少需要2片，因为10 m 100。它的个位为十进制，十位为六进制。本电路采用两片cd4511实现。当个位计数至1010时，通过 7

5、4hc00 二输入与非门连至清零端达到清零，当达到0000时，产生上升脉冲送给十位。十位计数至0110时清零。cd4511是一个用于驱动共阴极 led （数码管）显示器的 bcd 码七段码译码器，特点：具有bcd转换、消隐和锁存控制、七段译码及驱动功能的cmos电路能提供较大的拉电流。可直接驱动led显示器。cd4511 是一片 cmos bcd锁存/7 段译码/驱动器，引脚排列如图 2 所示。其中a b c d 为 bcd 码输入，a为最低位。lt为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。bi为消隐功能端，低电平时使

6、所有笔段均消隐，正常显示时， b1端应加高电平。另外 cd4511有拒绝伪码的特点，当输入数据越过十进制数9(1001)时，显示字形也自行消隐。le是锁存控制端，高电平时锁存，低电平时传输数据。ag是 7 段输出，可驱动共阴led数码管。另外，cd4511显示数“6”时，a段消隐；显示数“9”时，d段消隐，所以显示6、9这两个数时，字形不太美观 图3是 cd4511和cd4518配合而成一位计数显示电路，若要多位计数，只需将计数器级联，每级输出接一只 cd4511 和 led 数码管即可。所谓共阴 led 数码管是指 7 段 led 的阴极是连在一起的，在应用中应接地。限流电阻要根据电源电压来

7、选取，电源电压5v时可使用300的限流电阻。cd4511引脚图其功能介绍如下： bi：4脚是消隐输入控制端，当bi=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。 lt：3脚是测试输入端，当bi=1，lt=0 时，译码输出全为1，不管输入 dcba 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。 le：锁定控制端，当le=0时，允许译码输出。 le=1时译码器是锁定保持状态，译码器输出被保持在le=0时的数值。 a1、a2、a3、a4、为8421bcd码输入端。 a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。（3）完整的设计电路

8、四、设计的结果与分析： 本次实验基本达到了老师的要求，实现了数字秒表功能。五 、设计总结：（1） 实验中遇到的问题及解决方法实验中遇到了很多意想不到的问题，从一开始的设计原理图到最后的电路板焊接，一直都是在发现问题和解决问题中度过。还好自己一路坚持了下来，把问题一一解决。设计的时候，画原理图经常会连错线，元件的位置摆放得不好，经常出现线交叉的情况，这样就要从整个原理图出发去放置元件，以及连线。刚开始不知道数码管的管脚排列的顺序，问了好几个人，再加上自己用万能表测了才搞清楚。还有其它的问题，比如，仿真时候，元件的值选多少；焊板时烫到了，怎么办；调试时，数码管没反应，又该怎么办其实这些都不是问题，只要我们有耐心，够细心，都可以把它们解决。（2 ） 设计体会 以前看别人的一个电子秒表卖十几块钱，心里面有点愤愤不平，现在，自己做过一个电子秒表，才发现，其中的不容易，还有艰辛。其实做其他的事情也是一样，都会经过很多的困难，才能成功。突然想起一句话“不经历风