飞思卡尔8位单片机MC9S0812GP32其他功能模块

1、飞思卡尔8位单片机MC9S0812GP32其他功能模块 第十二章第十二章 GP32的其他功能模块的其他功能模块 主要内容 v CONFIG寄存器 v 时钟发生模块CGM与锁相环PLL v 中断 v 复位与系统集成模块 v 低功耗模式与看门狗功能 v 监控模块MON 飞思卡尔8位单片机MC9S0812GP32其他功能模块 12.1 CONFIG寄存器寄存器 （1）CONFIG2 CONFIG2寄存器只有低两位有定义，寄存器只有低两位有定义，CONFIG2的地址是：的地址是： $001E，定义为：，定义为： 数据位数据位 D7 D6 D5 D4 D3 D2 D1 D0 定义定义 OSCSTOPEN

2、B SCIBDSRC OSCSTOPENB SCIBDSRC 复位复位 0 0 0 0 0 0 0 0 D1OSCSTOPENB位：振荡器位：振荡器STOP模式下允许位。模式下允许位。 OSCSTOPENB=1，振荡器在，振荡器在STOP模式下也正常工作。这一点对于时基模式下也正常工作。这一点对于时基 模块在模块在STOP模式下产生周期性的唤醒非常有用。模式下产生周期性的唤醒非常有用。OSCSTOPENB=0，在，在 STOP模式下禁止振荡器工作。模式下禁止振荡器工作。 D0SCIBDSRC位：位：SCI波特率时钟源控制位。波特率时钟源控制位。SCIBDSRC控制控制 SCI的时钟源。这个位的

3、设置影响的时钟源。这个位的设置影响SCI操作的频率。操作的频率。SCIBDSRC=1，SCI 用内部总线时钟，反之，用内部总线时钟，反之，SCI用外部振荡器时钟。用外部振荡器时钟。 飞思卡尔8位单片机MC9S0812GP32其他功能模块 （2）CONFIG1 CONFIG1CONFIG1的地址是：的地址是：$001F$001F，定义为：，定义为： 数据位数据位 D7 D6 D5 D4 D3 D2 D1 D0 定义定义COPRS LVISTOP LVIPWRD LVIRSTD LIV50R3 SSREC STOP COPD 复位复位 0 0 0 0 0 0 0 0 D7COPRS位：位：COP速

4、度选择位。速度选择位。COPRS选择选择COP溢出的范围。溢出的范围。 D6LVISTOP位：位：STOP模式下模式下LVI允许位。允许位。 D5LVIRSTD位：位：LVI复位禁止位。复位禁止位。 D4LVIPWRD位位：为：为LVI电源禁止位。电源禁止位。 D3LVI5OR3位：位：LVI的的5V或者或者3V操作模式选择位。操作模式选择位。 D2SSREC位：位：快速快速STOP模式恢复选择位。模式恢复选择位。 D1STOP位：位：STOP指令允许位。指令允许位。STOP位决定是否允许位决定是否允许STOP指令。指令。 D0COPD位位：COP禁止位。禁止位。COPD位决定是否禁止位决定是

5、否禁止COP模块。模块。 返回返回 飞思卡尔8位单片机MC9S0812GP32其他功能模块 12.2 时钟发生模块时钟发生模块CGM与锁相环与锁相环PLL 12.2.1 锁相环锁相环PLL的基本概念的基本概念 （1）锁相技术与频率合成技术）锁相技术与频率合成技术 锁相技术：就是实现相位自动控制的一门科学，利用它可以得到锁相技术：就是实现相位自动控制的一门科学，利用它可以得到 频带范围宽、波道多、稳定度高、精度高的频率源。频带范围宽、波道多、稳定度高、精度高的频率源。 频率合成技术：就是利用一个或几个具有高稳定度和高精度的频频率合成技术：就是利用一个或几个具有高稳定度和高精度的频 率源（一般由晶

6、体振荡器产生），通过对它们进行加减（混频），乘率源（一般由晶体振荡器产生），通过对它们进行加减（混频），乘 （倍频），除（分频）运算，产生大量的具有相同频率稳定度和频率（倍频），除（分频）运算，产生大量的具有相同频率稳定度和频率 精度的频率信号。锁相环频率合成技术在通讯、雷达、导航、宇航、精度的频率信号。锁相环频率合成技术在通讯、雷达、导航、宇航、 遥控遥测、电子技术测量等领域都有广泛的应用。遥控遥测、电子技术测量等领域都有广泛的应用。 为了得到稳定度高、精度高的频率源，通常采用频率合成技术。为了得到稳定度高、精度高的频率源，通常采用频率合成技术。 频率合成技术主要有两种：直接频率合成技术和间

7、接频率合成技术。频率合成技术主要有两种：直接频率合成技术和间接频率合成技术。 飞思卡尔8位单片机MC9S0812GP32其他功能模块 （1）锁相技术与频率合成技术）锁相技术与频率合成技术 直接频率合成技术：直接频率合成技术：是将一个或几个晶体振荡器产生的频率信号是将一个或几个晶体振荡器产生的频率信号 通过谐波发生器产生一系列频率信号，然后再对这些频率信号进行倍频、通过谐波发生器产生一系列频率信号，然后再对这些频率信号进行倍频、 分频和混频，最后得到大量的频率信号。分频和混频，最后得到大量的频率信号。 其优点是：频率稳定度高，频其优点是：频率稳定度高，频 率转换时间短（可达微秒量级），能做到很小

8、的频率间隔。缺点是：系率转换时间短（可达微秒量级），能做到很小的频率间隔。缺点是：系 统中要用到大量的混频器、滤波器等，从而导致体积大，成本高，安装统中要用到大量的混频器、滤波器等，从而导致体积大，成本高，安装 调试复杂，故只用于频率精度要求很高的场合。调试复杂，故只用于频率精度要求很高的场合。 间接频率合成技术：间接频率合成技术：是利用锁相技术来产生大量的具有高稳定度是利用锁相技术来产生大量的具有高稳定度 和高精度的频率源。由于间接频率合成器的关键部件是锁相环，故通常和高精度的频率源。由于间接频率合成器的关键部件是锁相环，故通常 称为锁相环频率合成器。由于锁相环频率合成器的主要部件都易于集成

9、，称为锁相环频率合成器。由于锁相环频率合成器的主要部件都易于集成， 一般只加一个分频器和一个一阶低通滤波器，故其具有体积小、重量轻、一般只加一个分频器和一个一阶低通滤波器，故其具有体积小、重量轻、 成本低、安装和调试简单等优点。锁相环频率合成器在性能上逐渐接近成本低、安装和调试简单等优点。锁相环频率合成器在性能上逐渐接近 直接频率合成器，所以它在电子技术中得到了日益广泛的应用，并在应直接频率合成器，所以它在电子技术中得到了日益广泛的应用，并在应 用中得到迅速发展。用中得到迅速发展。 12.2.1 锁相环锁相环PLL的基本概念的基本概念 飞思卡尔8位单片机MC9S0812GP32其他功能模块 （

10、2）锁相环频率合成器的基本原理）锁相环频率合成器的基本原理 锁相环频率合成器的原理框图锁相环频率合成器的原理框图 基准频率源基准频率源基准频率源鉴相器鉴相器低通滤波器低通滤波器压控振荡器压控振荡器 反馈分频器反馈分频器 fr ud uo fo ff 12.2.1 锁相环锁相环PLL的基本概念的基本概念 飞思卡尔8位单片机MC9S0812GP32其他功能模块 锁相环频率合成器的各个部件锁相环频率合成器的各个部件 v基准频率源：基准频率源：基准频率源提供一个稳定频率源，其频率为基准频率源提供一个稳定频率源，其频率为fr，一般用精度，一般用精度 很高的石英晶体振荡器产生，是锁相环的输入信号。很高的石

11、英晶体振荡器产生，是锁相环的输入信号。 v签相器：签相器：签相器是一个误差检测元件。它将基准频率源的输出信号签相器是一个误差检测元件。它将基准频率源的输出信号fr的相的相 位与压控振荡器输出信号位与压控振荡器输出信号fo的相位相比较，产生一个电压输出信号的相位相比较，产生一个电压输出信号ud，其大，其大 小取决于两个输入信号的相位差。小取决于两个输入信号的相位差。 v低通滤波器：低通滤波器：低通滤波器的输入信号是签相器的输出电压信号低通滤波器的输入信号是签相器的输出电压信号ud，经过，经过 低通滤波器后低通滤波器后ud的高频分量被滤除，输出控制电压的高频分量被滤除，输出控制电压uo去控制压控振

12、荡器。去控制压控振荡器。 v压控振荡器（压控振荡器（VCO）：）：压控振荡器的输出信号频率压控振荡器的输出信号频率fo与它的输入控制与它的输入控制 电压电压uo成一定比例，而分频器将锁相环的输出信号成一定比例，而分频器将锁相环的输出信号fo反馈给签相器，形成一反馈给签相器，形成一 个负反馈，从而使输入信号和输出信号之间的相位差保持恒定。个负反馈，从而使输入信号和输出信号之间的相位差保持恒定。 v反馈分频器：反馈分频器：分频器为环路提供一种反馈机制，当分频系数分频器为环路提供一种反馈机制，当分频系数N=1时，锁时，锁 相环系统的输出信号频率相环系统的输出信号频率fo等于输入信号频率等于输入信号频

13、率fr：fo=fr 信号锁定后有：信号锁定后有： fo=ff=fr 当分频器的分频系数当分频器的分频系数N1，有：，有： fo=Nff 即即ff = fo/ N 环路锁定后有：环路锁定后有： ff = fr fo=Nff = Nfr 飞思卡尔8位单片机MC9S0812GP32其他功能模块 （1）CGM内部结构框图内部结构框图 12.2.2 MC68HC908GP32的的CGM结构及外部连接结构及外部连接 CGMVCLKCGMVCLK 时时 钟钟 选选 择择 电电 路路 CGMOUTCGMOUT S S I I M M CGMRCLKCGMRCLK 基基 准准 分分 频频 器器 压控压控 振荡器

14、振荡器 VCOVCO 滤滤 波波 器器 鉴鉴 相相 器器 反馈分频器反馈分频器 CGMRDVCGMRDV CGMVDVCGMVDV PLLPLL电路电路 晶晶 体体 振振 荡荡 电电 路路 CGMXFCCGMXFC V VDDA DDA V VSSA SSA OSC1OSC1 OSC2OSC2 CGMXCLKCGMXCLK SIMSIM、TBMTBM、ADCADC等等 飞思卡尔8位单片机MC9S0812GP32其他功能模块 CGM内部结构内部结构 晶体振荡电路：晶体振荡电路：晶体振荡电路通过外接石英或陶瓷振荡器产生稳定晶体振荡电路通过外接石英或陶瓷振荡器产生稳定 不变的时钟信号不变的时钟信号C

15、GMXCLKCGMXCLK，CGMXCLKCGMXCLK直接输出给系统集成模块直接输出给系统集成模块SIMSIM和和ADAD转换转换 器。同时也输出到时钟选择模块。器。同时也输出到时钟选择模块。CGMXCLKCGMXCLK经过缓冲后输出到锁相环频率经过缓冲后输出到锁相环频率 合成器，作为合成器，作为PLLPLL信号源，这一路信号称为信号源，这一路信号称为CGMRCLKCGMRCLK。 锁相环频率合成器：锁相环频率合成器：PLLPLL电路通过压控振荡器（电路通过压控振荡器（VCOVCO）产生）产生CGMVCLKCGMVCLK 信号，输出到时钟选择电路。其频率可通过软件编程控制。图中信号，输出到时

16、钟选择电路。其频率可通过软件编程控制。图中CGMXFCCGMXFC 为接滤波电路的引脚。为接滤波电路的引脚。 时钟选择电路：时钟选择电路：时钟发生模块的输出信号时钟发生模块的输出信号CGMOUTCGMOUT有两种来源：直接有两种来源：直接 采用晶振电路产生的采用晶振电路产生的CGMXCLKCGMXCLK信号二分频，也可以采用压控振荡器（信号二分频，也可以采用压控振荡器（VCOVCO） 产生产生CGMVCLKCGMVCLK信号二分频，时钟选择电路可以通过软件编程决定采用那种信号二分频，时钟选择电路可以通过软件编程决定采用那种 信号来源。信号来源。 飞思卡尔8位单片机MC9S0812GP32其他功

17、能模块 （2）CGM的的I/O信号信号 I/O信号 符号名称基本含义 外外 部部 硬硬 件件 引引 脚脚 信信 号号 VDDA VSSA PLL电源、 地 分别与系统的电源和地相接，在布线时VDDA应该加滤波电容，同时尽量靠 近芯片。 OSC1 晶振 输入引脚 OSC1将引脚的输入信号连至内部晶振电路的反向放大器。 OSC2 晶振 输出引脚 OSC2引脚输出经过反向的输入信号。若采用外接信号源作为时钟输入， OSC2引脚可以悬空，也可以连接到其他MCU的OSC1输入引脚。 CGMXFC 外部滤波 电容引脚 CGMXFC为PLL电路环路滤波器所必需的，连接一个外接滤波网络。为了 减小干扰，提高系

18、统电磁兼容性，在元件布局上，滤波网络应该尽量靠近 MCU，用最短的连线连接，同时远离其他布线。 来自来自SIMSIMSIMOSCEN 振荡器允许 来自系统集成模块SIM，允许PLL和晶振电路 来自来自 CONFIG2CONFIG2 OSCSTOPENB 振荡器停止 模式允许位 OSCSTOPENB是CONFIG寄存器中和晶振相关的控制位。若置位，则晶振 电路在STOP模式下可继续工作；若复位（缺省情况），则晶振电路的行为 受SIMOSCEN标志位控制，在STOP模式下将关闭晶振电路。 输出输出 CGMXCLK （给SIM、TIM、 ADC） 晶体频率输 出信号 CGMXCLK是晶振电路的输出信

19、号，频率等于石英晶体的频率。信号的精 度和质量取决于外接晶体和外界因素，当然，在系统启动阶段， CGMXCLK是不稳定的 输出输出 CGMOUT （给SIM） CGM的 输出 CGMOUT是时钟发生模块的输出信号，信号送入SIM模块，SIM模块产生 MCU的时钟信号。CGMOUT占空比为50%，经过2分频后产生总线时钟， CGMOUT的来源可编程选定为晶振电路输出CGMXCLK的二分频或VCO电 路的输出CGMVCLK二分频 飞思卡尔8位单片机MC9S0812GP32其他功能模块 （3）CGM的外部连接的外部连接 0.10.1 +5V+5V 0.470.470.01 0.01 10K10KPL

20、LPLL滤波滤波 MC68HC908GP32MC68HC908GP32 引脚引脚 1 2 3 4 51 2 3 4 5 含义含义 V VDDA DDA V VSSA SSA CGMXCLK OSC2 OSC1 CGMXCLK OSC2 OSC1 C1C1 C2C2 RSRS 晶振电路晶振电路 RBRB X1 在典型应用情况下，在典型应用情况下，CGM模块需模块需 要要9个外接器件，其中晶振电路中需要个外接器件，其中晶振电路中需要5 个，个，PLL电路需要电路需要2到到4个。如右图所示。个。如右图所示。 有了这些连接，从硬件角度看，有了这些连接，从硬件角度看，MCU 就可以正常工作了。就可以正常

21、工作了。 晶振电路采用的元件有：晶体晶振电路采用的元件有：晶体X1，电容，电容C1，C2，反馈电阻，反馈电阻RB，串行电阻，串行电阻RS。 串行电阻串行电阻RS，C1，C2的取值可参考晶振厂家给出的典型值，电容一般取的取值可参考晶振厂家给出的典型值，电容一般取10-36p， C1与与C2值应该略有差异，以利于晶振电路起振。典型情况下，值应该略有差异，以利于晶振电路起振。典型情况下，RS取取330K，RB 为为10M。晶振采用。晶振采用32.768KHZ。 PLL电路采用的元件有：电路采用的元件有：跨接电容，用于稳定锁相环电源引脚，一般取跨接电容，用于稳定锁相环电源引脚，一般取 0.1uF左右。

22、左右。滤波网络，为芯片内部的锁相环电路提供误差电平，元件参数可滤波网络，为芯片内部的锁相环电路提供误差电平，元件参数可 参考上图。参考上图。 注：如用户不打算在应用中使用锁相环电路部分，这一部分电路可以不接，注：如用户不打算在应用中使用锁相环电路部分，这一部分电路可以不接， 让让CGMXFC引脚悬空。引脚悬空。 飞思卡尔8位单片机MC9S0812GP32其他功能模块 12.2.3 CGM的编程基础的编程基础 （1）PLL控制寄存器（控制寄存器（PLL Control RegisterPCTL） PCTL的地址：的地址：$0036，定义为：，定义为： 数据位数据位 D7 D6 D5 D4 D3

23、D2 D1 D0 定义定义PLLIE PLLF PLLON BCS PRE1 PRE0 VPR1 VPR0 复位复位 0 0 0 0 0 0 0 0 D7 PLLIE位：位：PLLPLL中断使能位中断使能位(PLL Interrupt Enabled Bit)。 该位可读写，决定当该位可读写，决定当PLL带宽控制寄存器的带宽控制寄存器的LOCK标志位反转时是否标志位反转时是否 产生产生CPU中断。中断。 D6 PLLF 位：位：PLLPLL中断标志位中断标志位(PLL Interrupt Flag Bit)(PLL Interrupt Flag Bit)。 该位只读。当该位只读。当LOCKLO

24、CK标志位反转时被置位。标志位反转时被置位。 D5 PLLON位位 ：PLL开关检测位开关检测位(PLL On Bit)。该位为可读。该位为可读 写，用于启动写，用于启动PLL电路并激活电路并激活VCO时钟时钟CGMVCLK，当，当VCO正作为正作为 基准时钟源时，基准时钟源时，PLLON不能被清零（不能被清零（BCS=1），要关闭），要关闭PLL应该先应该先 不选不选PLL为时钟源（为时钟源（BCS=0），再清除），再清除PLLON位。位。MCU上电复位后上电复位后 此位置此位置1。 飞思卡尔8位单片机MC9S0812GP32其他功能模块 D4 BCS 位：位：CGMCGM基时钟选择位基时钟

25、选择位(Base Clock Select Bit)(Base Clock Select Bit)。该位为可。该位为可 读写，用于决定读写，用于决定CGMCGM模块的输出信号模块的输出信号CGMOUTCGMOUT的输入信号源。的输入信号源。BCS=1BCS=1，选择，选择PLLPLL 电路为时钟源，电路为时钟源，CGMVCLKCGMVCLK二分频后驱动二分频后驱动CGMOUTCGMOUT；BCS=0BCS=0，选择晶振为时钟源，选择晶振为时钟源， CGMXCLKCGMXCLK二分频后驱动二分频后驱动CGMOUTCGMOUT。 D3D2 PRE1PRE0：预分频位：预分频位(Prescaler

26、Program Bits)(Prescaler Program Bits)。这两。这两 位为可读写。设置预分频器的分频因子位为可读写。设置预分频器的分频因子P P ，预分频器的分频因子，预分频器的分频因子P P（由此得到（由此得到 预分频系数预分频系数NP=2PNP=2P）与）与PRE1PRE1、PRE0PRE0关系如下关系如下: : PRE1、PRE0 = 00 P=0 NP=1 (20) = 01 P=1 NP=2 (21) = 10 P=2 NP=4 (22) = 11 P=3 NP=8 (23) D1D0 VPR1VPR0：VCOVCO的的E E选择位选择位(VCO Power-of-

27、Two Range (VCO Power-of-Two Range Select Bits)Select Bits)。这两位为可读写。设置。这两位为可读写。设置VCOVCO模块的参数模块的参数E E，控制参考频率。，控制参考频率。E E 与与VPR1VPR1、VPR0VPR0关系如下关系如下: : VPR1、VPR0 = 00 E=1 (20) = 01 E=2 (21) = 10 E=4 (22) = 11 E=8 (23) ( (不使用不使用) ) （1）PLL控制寄存器（控制寄存器（PLL Control RegisterPCTL） 飞思卡尔8位单片机MC9S0812GP32其他功能模块

28、 （2）PLL带宽控制寄存器（带宽控制寄存器（PLL Bandwidth Control RegisterPBWC） PCTL的地址：的地址：$0036，定义为：，定义为： 12.2.3 CGM的编程基础的编程基础 数据位数据位 D7 D6 D5 D4 D3 D2 D1 D0 定义定义AUTO LOCK ACQ# 保留保留 复位复位 0 0 0 0 0 0 0 0 D7 AUTO位：位：自动带宽控制位自动带宽控制位(Automatic Bandwidth Control Bit)。 该位可读写，用于选择自动或手动带宽模式。该位可读写，用于选择自动或手动带宽模式。AUTO=1，自动方式；，自动方

29、式； AUTO=0，手动方式。，手动方式。 D6 LOCK位：位：Lock指示位指示位(Lock Indicator Bit)。当。当AUTO位为位为1 时（设为自动方式），时（设为自动方式），LOCK为只读位，且当为只读位，且当VCO的时钟的时钟CGMVCLK完完 成锁定（工作在程序设定频率）后置成锁定（工作在程序设定频率）后置1，表示时钟稳定。当，表示时钟稳定。当AUTO位为位为0 时（设为手动方式），时（设为手动方式），LOCK始终读出为始终读出为0，无意义。，无意义。 D5 ACQ#位：位：获取模式位获取模式位(Acquisition Mode Bit)。=1，跟踪模式，跟踪模式; =

30、0，获取模式。，获取模式。 飞思卡尔8位单片机MC9S0812GP32其他功能模块 12.2.3 CGM的编程基础的编程基础 （3）PLL倍频选择寄存器（倍频选择寄存器（PLL Multiplier Control RegisterPMSH、PMSL） PMSH、PMSL的地址分别为：的地址分别为：$0038、$0039，设置分频模块的分频，设置分频模块的分频 系数。系数。PMSH的高的高4位没有定义，始终为位没有定义，始终为0。PMSH的低的低4位与位与PMSL一起组一起组 成成12位的分频因子，记为位的分频因子，记为MUL11MUL0，它们决定了，它们决定了VCO电路的反馈电路的反馈 模块

31、的分频因子模块的分频因子N的高的高4位。由于分频因子位。由于分频因子N不能为不能为0，即使设置为，即使设置为0，系统，系统 也会默认为也会默认为1。复位时。复位时N=64(即：即：PMSH:PMSL=$0040)。注意：倍频因子。注意：倍频因子 寄存器有内部的保护机制，当寄存器有内部的保护机制，当PLLON=1时，时，PMSH:PMSL不能被写入。不能被写入。 即对即对PMSH:PMSL的写入操作应当在的写入操作应当在PLL电路关闭的情况下，电路关闭的情况下，PLL电路工电路工 作后不能改变作后不能改变PMSH:PMSL的值。的值。 飞思卡尔8位单片机MC9S0812GP32其他功能模块 12

32、.2.3 CGM的编程基础的编程基础 （4）PLL VCO范围选择寄存器（范围选择寄存器（PLL VCO Range Select RegisterPVRS） PVRS的地址是：的地址是：$003A，功能是对，功能是对VCO电路进行设置。其电路进行设置。其8位分别位分别 记为：记为：VRS7VRS0。这。这8位均为可读可写位，确定位均为可读可写位，确定VCO输出频率范围输出频率范围 系数系数L，对，对PVRS的写操作只能在的写操作只能在PLL关闭时进行，当打开关闭时进行，当打开PLL (PCTL 中的中的PLLON=1)时时PVRS不能被写。在不能被写。在PVRS中写入中写入$00将禁止将禁止

33、PLL电路电路 并清除并清除PLL控制寄存器控制寄存器PCTL中中BCS位。复位时位。复位时L=64(即：即：PVRS=$40)。 同样要注意，同样要注意，VCO范围选择寄存器有内部保护机制，当范围选择寄存器有内部保护机制，当PLL电路打开电路打开 (PLLON=1)时，寄存器为写保护。时，寄存器为写保护。PLL VCO范围选择寄存器必须正确范围选择寄存器必须正确 初始化，否则初始化，否则PLL电路不能正确完成锁相。电路不能正确完成锁相。 飞思卡尔8位单片机MC9S0812GP32其他功能模块 12.2.3 CGM的编程基础的编程基础 （5）PLL 参考分频因子寄存器（参考分频因子寄存器（PL

34、L Reference Divider Select RegisterPRDS） PRDS的地址是：的地址是：$003B，功能是设置参考分频因子，功能是设置参考分频因子R。PRDS的高的高4 位未定义，低位未定义，低4位为参考分频因子位为参考分频因子R。该寄存器最低位缺省为。该寄存器最低位缺省为1。 飞思卡尔8位单片机MC9S0812GP32其他功能模块 （1）PLL参数计算参数计算 选择希望的总线频率选择希望的总线频率 fBUSDES 计算希望得到的压控振荡器计算希望得到的压控振荡器VCOVCO频率（是总线频率的频率（是总线频率的4 4倍）：倍）： fVCLKDES=4fBUSDES 选择选

35、择PLL参考时钟频率参考时钟频率fRCLK及参考时钟的分频因子及参考时钟的分频因子R。 计算压控振荡器计算压控振荡器VCOVCO分频因子：分频因子：N=(RN=(R fVCLKDES)/fRCLK，四舍五，四舍五 入取整。入取整。 求预分频器分频因子求预分频器分频因子P。 计算检验压控振荡器计算检验压控振荡器VCOVCO的输出频率：的输出频率：fVCLK=(2PN/R)N/R)/fRCLK， fBUS= fVCLK/4。 12.2.4 PLL参数计算与编程步骤参数计算与编程步骤 飞思卡尔8位单片机MC9S0812GP32其他功能模块 选择压控振荡器选择压控振荡器VCO的的E：若：若fVCLK9

36、.8304106，E=0。 若若9.8304106fVCLK19.6608106，E=1。 若若19.6608106fVCLK39.3216106，E=2。 选择压控振荡器选择压控振荡器VCOVCO的的L:L=L:L=fVCLK/(2EfNOM) )，四舍五入取整，其四舍五入取整，其 中中fNOM=38400H 计算检验压控振荡器计算检验压控振荡器VCOVCO的中心频率的中心频率fVRS。中心频率是中心频率是PLLPLL模块能模块能 够达到的最大与最小频率的中点够达到的最大与最小频率的中点: :fVRS=（L2 2E E）fNOM，|fVRS- fVCLK |(fNOM2 2E E)/2)/2

37、 通过比较通过比较fVCLK、fVRS、fVCLKDES验证验证P、R、N、E和和L。fVCLK必须必须 处于处于fVCLKDES的噪声容限内，且的噪声容限内，且fVRS必须尽量接近必须尽量接近fVCLK。超过推荐的最大。超过推荐的最大 总线频率或总线频率或VCO频率，可能损坏频率，可能损坏MCU。 （1）PLL参数计算参数计算 飞思卡尔8位单片机MC9S0812GP32其他功能模块 禁止禁止PLL：清零：清零PLL控制寄存器控制寄存器PCTL 将将P、E写入写入PCTL 将将N写入写入PMSH、PMSL 将将L写入写入PVRS 将将R写入写入PRDS 置置PCTL.PLLON=1，启动，启动

38、PLL电路并激活电路并激活VCO时钟时钟CGMVCLK 置置PBWC. AUTO=1 (即即:自动带宽控制位自动带宽控制位),自动方式自动方式 置置PCTL.BCS=1，选择，选择PLL为时钟源，为时钟源，CGMOUT=CGMVCLK/2 （2）编程步骤）编程步骤 飞思卡尔8位单片机MC9S0812GP32其他功能模块 （1）汇编语言）汇编语言 ;PLL编程 CLR PCTL ;禁止PLL：清零PLL控制寄存器PCTL MOV #$01,PCTL ;将P、E写入PCTL MOV #$01,PMSH ;将N写入PMSH、PMSL MOV #$2C,PMSL MOV #$80,PMRS ;将L写入

39、PMRS MOV #$01,PRDS ;将R写入PRDS BSET 5,PCTL ;置PCTL.PLLON=1，启动PLL电路 BSET 7,PBWC ;PBWC自动带宽控制位=1 BSET 4,PCTL ;PCTL.BCS=1 12.2.5 初始化及初始化及PLL编程实例编程实例 飞思卡尔8位单片机MC9S0812GP32其他功能模块 （2）08C语言语言 PCTL=0 x00; /禁止禁止PLL：清零：清零PLL控制寄存器控制寄存器PCTL PCTL=0 x01; /将将P、E写入写入PCTL,置置VCO的参考频率为的参考频率为2 PMSH=0 x01; /将将N写入写入PMSH、PMSL

40、,置置VCO的倍频因子为的倍频因子为$12C PMSL=0 x2C; PMRS=0b10000000; /将将L写入写入PMRS,置置VCO的输出频率范围系的输出频率范围系 / 数为数为$80 RDS=0 x01; /将将R写入写入PRDS PCTL|=15; /置置PCTL.PLLON=1，启动，启动PLL电路电路 PBWC|=17; /PBWC自动带宽控制位自动带宽控制位=1,选择自动控制方式选择自动控制方式 PCTL|=14; /PCTL.BCS=1,选择选择PLL电路为时钟源电路为时钟源 12.2.5 初始化及初始化及PLL编程实例编程实例 返回返回 飞思卡尔8位单片机MC9S0812

41、GP32其他功能模块 12.3 中断中断 12.3.1 中断源与中断向量地址中断源与中断向量地址 （1）GP32单片机的中断源单片机的中断源 GP32单片机有单片机有25个中断源，按优先级从高到低的顺序分别是：个中断源，按优先级从高到低的顺序分别是： 复位中断（复位中断（1个）、个）、SWI指令中断（指令中断（1个）、引脚中断（个）、引脚中断（1个）、个）、CGM中断（中断（1 个）、定时器个）、定时器1中断（中断（3个）、定时器个）、定时器2中断（中断（3个）、个）、SPI中断（中断（4个）、个）、SCI中中 断（断（8个）、键盘输入中断（个）、键盘输入中断（1个）、个）、ADC转换完成中断

42、（转换完成中断（1个）和时基中断（个）和时基中断（1 个）。这里把复位也列为一个特殊的中断，因为它也具有向量地址，后面对复位个）。这里把复位也列为一个特殊的中断，因为它也具有向量地址，后面对复位 将有较详细的表述。将有较详细的表述。 25个中断源只有个中断源只有18个中断向量，有的是几个中断源使用同一个中断向量，表个中断向量，有的是几个中断源使用同一个中断向量，表 12-3给出了给出了 MC68HC908GP32中断源及中断向量地址。中断源及中断向量地址。 GP32内部使用内部使用3个中断状态寄存器：个中断状态寄存器：INT1（地址为（地址为$FE04）、）、INT2（地址（地址 为为$FE0

43、5）和）和INT3（地址为（地址为$FE06）来保存中断状态，但一般编程时并不使用这）来保存中断状态，但一般编程时并不使用这 些寄存器，因此此处不做介绍。些寄存器，因此此处不做介绍。 飞思卡尔8位单片机MC9S0812GP32其他功能模块 （2）中断的过程）中断的过程 CPU内的寄存器内的寄存器PCL、PCH、X、A、CCR依次进栈（注意依次进栈（注意H未未 被保护，这是为了与被保护，这是为了与HC05系列系列MCU兼容，所以必要时，兼容，所以必要时，H应由用户中应由用户中 断服务程序保护）；断服务程序保护）； 自动关总中断（即相当于自动执行自动关总中断（即相当于自动执行SEI指令），防止其他

44、中断进指令），防止其他中断进 入；入； 从相应的中断向量地址取出中断向量（即中断服务程序的入口从相应的中断向量地址取出中断向量（即中断服务程序的入口 地址）送给地址）送给PC； 执行中断服务程序，直到执行中断返回指令执行中断服务程序，直到执行中断返回指令RTI。RTI指令从堆指令从堆 栈中依次弹出栈中依次弹出CCR、A、X、PCH、PCL，使，使CPU返回原来中断处继续返回原来中断处继续 执行；执行； 若中断过程也允许响应新的中断，可在中断服务程序中用若中断过程也允许响应新的中断，可在中断服务程序中用CLICLI指指 令开放中断。一般不建议这样做，可用其他编程技巧处理相关问题。令开放中断。一般

45、不建议这样做，可用其他编程技巧处理相关问题。 12.3.1 中断源与中断向量地址中断源与中断向量地址 飞思卡尔8位单片机MC9S0812GP32其他功能模块 12.3.2 IRQ引脚中断引脚中断 IRQ状态寄存器状态寄存器INTSCR(IRQ Status and Control Register)的地址的地址 是：是：$0013，定义为：，定义为： 数据位数据位 D7 D6 D5 D4 D3 D2 D1 D0 定义定义 IROF ACK IMASK MODE 复位复位 0 0 0 0 0 0 0 0 D7D4位：未定义。位：未定义。 D3 IRQF位：位：IRQ中断标志位。中断标志位。IRQ

46、F=1，已发生，已发生IRQ中断，中断， 反之未发生反之未发生IRQ中断。该位只读。中断。该位只读。 D2 ACK位：位：IRQ中断请求应答位。该位只写，读出总是中断请求应答位。该位只写，读出总是0。 D1 IMASK位：位：IRQ中断屏蔽位。中断屏蔽位。 IMASK=1，禁止，禁止IRQ中断；中断； IMASK=0，允许，允许IRQ中断。中断。 D0 MODE位：位：IRQ边沿边沿/低电平触发模式选择位。低电平触发模式选择位。MODE=1， IRQ#引脚负跳变及低电平中断，引脚负跳变及低电平中断，MODE=0，IRQ#引脚仅负跳变中断。引脚仅负跳变中断。 飞思卡尔8位单片机MC9S0812G

47、P32其他功能模块 断点模块（断点模块（break module，BRK）可以在设定的地址处产生一个中）可以在设定的地址处产生一个中 断，该中断称为断点中断（断，该中断称为断点中断（Break interrupt），它使），它使CPU中止当前程序中止当前程序 的执行而进入断点中断服务程序。的执行而进入断点中断服务程序。 断点中断可由下述断点中断可由下述2 2种方式引起：种方式引起： 程序计数器程序计数器PCPC值与断点地址寄值与断点地址寄 存器的内容相匹配时产生断点中断。存器的内容相匹配时产生断点中断。 用软件向断点状态与控制寄存器用软件向断点状态与控制寄存器 BRKSCRBRKSCR的的BR

48、KABRKA位写位写1 1时产生断点中断。时产生断点中断。 当断点中断发生后，当断点中断发生后，CPUCPU在结束当前指令后，将一条在结束当前指令后，将一条SWISWI指令装入内指令装入内 部指令寄存器作为下一条指令执行。这样就如同发生一个软件中断，断部指令寄存器作为下一条指令执行。这样就如同发生一个软件中断，断 点中断向量地址是点中断向量地址是$FFFC$FFFC和和$FFFD$FFFD，与软件中断，与软件中断SWISWI指令产生的中断是同一指令产生的中断是同一 个中断向量地址。实际上，即使是调试工具的开发也极少单独使用个中断向量地址。实际上，即使是调试工具的开发也极少单独使用SWISWI指

49、指 令，而是设置断点中断产生令，而是设置断点中断产生SWISWI中断，在中断例程中，将当前中断，在中断例程中，将当前MCUMCU工作状工作状 态发送给态发送给PCPC机。机。 从编程角度，断点模块从编程角度，断点模块BRKBRK涉及断点状态控制寄存器涉及断点状态控制寄存器BRKSCRBRKSCR（Break Break Status and Control RegisterStatus and Control Register）与）与1616位断点地址寄存器（位断点地址寄存器（BRKHBRKH、BRKLBRKL）。）。 12.3.3 断点模块断点模块BRK与软件中断与软件中断SWI 返回返回

50、飞思卡尔8位单片机MC9S0812GP32其他功能模块 12.4 复位与系统集成模块复位与系统集成模块 12.4.1 复位复位 复位使复位使MCU进入到开始状态，从复位向量地址（进入到开始状态，从复位向量地址（$FFFE$FFFF） 取得即将开始执行程序的地址，由此地址开始执行。取得即将开始执行程序的地址，由此地址开始执行。 (1)(1)从是否上电来看，分为上电复位与热复位从是否上电来看，分为上电复位与热复位: : 上电复位是指原来芯片并未加电（处于所谓冷状态），给芯片加电上电复位是指原来芯片并未加电（处于所谓冷状态），给芯片加电 后，芯片复位。后，芯片复位。 热复位是指芯片本来就处于上电状态

51、，由于内部或外部原因引起的热复位是指芯片本来就处于上电状态，由于内部或外部原因引起的 复位，复位后，复位，复位后，MCU迅速停止当前正在执行的指令，有关寄存器恢复迅速停止当前正在执行的指令，有关寄存器恢复 到复位状态值，从地址到复位状态值，从地址$FFFE$FFFF取出两字节的复位向量送到程序取出两字节的复位向量送到程序 计数器计数器PC。 (2)(2)从引起复位的信号来看，有外部复位与内部复位：从引起复位的信号来看，有外部复位与内部复位： 外部复位是指逻辑低电平加到芯片的引脚一段时间后所产生的复位。外部复位是指逻辑低电平加到芯片的引脚一段时间后所产生的复位。 IRQ#引脚也是内部复位的输出端

52、。引脚也是内部复位的输出端。 内部复位是指芯片的内部复位源将芯片的引脚拉低内部复位是指芯片的内部复位源将芯片的引脚拉低32个个CGMXCLK 周期所产生的复位。周期所产生的复位。 飞思卡尔8位单片机MC9S0812GP32其他功能模块 （1）SIM模块的主要功能模块的主要功能 1）SIM模块的主要功能有：模块的主要功能有： 总线时钟的产生和控制，包括总线时钟的产生和控制，包括STOP、等待、复位、断点的进入、等待、复位、断点的进入 和恢复，内部时钟控制；和恢复，内部时钟控制； 用户复位控制，包括上电复位和用户复位控制，包括上电复位和COP溢出；溢出； 中断控制，包括识别时序、仲裁控制时序、中断

53、地址产生；中断控制，包括识别时序、仲裁控制时序、中断地址产生； CPU允许和禁止时序；允许和禁止时序； 可扩展到可扩展到128个中断源的模块结构。个中断源的模块结构。 12.4.2 系统集成模块系统集成模块SIM 飞思卡尔8位单片机MC9S0812GP32其他功能模块 时钟生成器产生一个时钟信号输出到时钟生成器产生一个时钟信号输出到SIMSIM来产生系统时钟，这个时来产生系统时钟，这个时 钟信号可以来自外部振荡器，也可以来自内部锁相环电路，可分钟信号可以来自外部振荡器，也可以来自内部锁相环电路，可分3 3种情种情 况：况： 在用户模式下，内部总线的频率可以是晶体振荡器的输出在用户模式下，内部总线的频率可以是晶体振荡器的输出 （CGMXCLKCGMXCLK）或锁相环电路输出（）或锁相环电路输出（CGMVCLKCGMVCLK）的）的4 4分频；分频； 当上电复位模块或者低电压禁止模块产生复位信号时，当上电复位模块或者低电压禁止模块产生复位信号时，CPUCPU内部内部 时钟保持复位状态直到经过时钟保持复