第13周大课 存储系统(2)

1、1/30计算机组成原理计算机组成原理存储器概述存储器概述存储器访问的局部性原理存储器访问的局部性原理半导体存储器半导体存储器2/30计算机组成原理计算机组成原理提高主存储器访问带宽的方法提高主存储器访问带宽的方法Cache的工作原理的工作原理3/30计算机组成原理计算机组成原理理解双端口和多模块的存储器理解双端口和多模块的存储器熟练掌握熟练掌握Cache的工作原理的工作原理4/30计算机组成原理计算机组成原理6. 4 主存储器主存储器 6. 4. 1 主存储器组成主存储器组成 虽然人们在不断地研制更高速度的存储器，但是仍虽然人们在不断地研制更高速度的存储器，但是仍然赶不上高性能计算机对主存储器

2、访问带宽的需求。所然赶不上高性能计算机对主存储器访问带宽的需求。所以需要立足于现有的存储器，通过引入并行处理技术来以需要立足于现有的存储器，通过引入并行处理技术来提高主存储器访问带宽。提高主存储器访问带宽。 常用的并行存储器有多端口常用的并行存储器有多端口RAM（如双口（如双口RAM）和多模块存储器和多模块存储器 。 6. 4. 2 提高主存储器访问带宽的方法提高主存储器访问带宽的方法5/30计算机组成原理计算机组成原理1. 双口双口RAM 这是具有两套独立的读这是具有两套独立的读/写控制逻辑的写控制逻辑的RAM，具有两，具有两个独立的端口：左端口个独立的端口：左端口( L )和右端口和右端口

3、( R )。 分别具有各自的地址总线、数据总线和控制总线，可分别具有各自的地址总线、数据总线和控制总线，可对存储器中任何地址单元中的数据进行独立的存取操作。对存储器中任何地址单元中的数据进行独立的存取操作。 当两个端口的访存地址不同时，这两个访问可以同时当两个端口的访存地址不同时，这两个访问可以同时进行，否则发生访问冲突。这时就由片内仲裁逻辑决定哪进行，否则发生访问冲突。这时就由片内仲裁逻辑决定哪个端口先进行访问。个端口先进行访问。 6. 4. 2 提高主存储器访问带宽的方法提高主存储器访问带宽的方法6/30计算机组成原理计算机组成原理 双端口双端口RAM常作为流水线处理器的计算机主存常作为流

4、水线处理器的计算机主存储器。在多机系统中，常采用双端口储器。在多机系统中，常采用双端口RAM甚至多甚至多端口端口RAM，实现多处理器对主存储器的共享。，实现多处理器对主存储器的共享。 6. 4. 2 提高主存储器访问带宽的方法提高主存储器访问带宽的方法7/30计算机组成原理计算机组成原理2. 多模块存储器多模块存储器n根据组成技术不同，多模块存储器又分为根据组成技术不同，多模块存储器又分为n单体多字存储器单体多字存储器n多体并行存储器多体并行存储器 6. 4. 2 提高主存储器访问带宽的方法提高主存储器访问带宽的方法8/30计算机组成原理计算机组成原理2. 多模块存储器多模块存储器 6. 4.

5、 2 提高主存储器访问带宽的方法提高主存储器访问带宽的方法 单体多字存储器单体多字存储器 由于程序访问存在着局部性，所以对相邻存储信由于程序访问存在着局部性，所以对相邻存储信息（如指令和数组元素）的使用往往是连续的。若让多息（如指令和数组元素）的使用往往是连续的。若让多个存储器模块共用一套地址逻辑。这样一个访存地址就个存储器模块共用一套地址逻辑。这样一个访存地址就可以把存储于多个存储器模块中相同地址单元的多个字可以把存储于多个存储器模块中相同地址单元的多个字一并读出，然后依次将它们送给处理器。一并读出，然后依次将它们送给处理器。9/30计算机组成原理计算机组成原理 存储字存储字存储体存储体 存

6、储字存储字存储体存储体 存储字存储字存储体存储体 存储字存储字存储体存储体MARM D RM D RM D RM D R寄存器寄存器前提：指令或数据在主存中必须是前提：指令或数据在主存中必须是连续存放连续存放的，一旦遇到转的，一旦遇到转移指令或者操作数不能连续存放，这种方法的效果就不明显移指令或者操作数不能连续存放，这种方法的效果就不明显单体多字存储器单体多字存储器10/30计算机组成原理计算机组成原理2. 多模块存储器多模块存储器 6. 4. 2 提高主存储器访问带宽的方法提高主存储器访问带宽的方法 多体并行存储器多体并行存储器 由由N个容量相同、字长相同的存储器模块组成。个容量相同、字长相

7、同的存储器模块组成。各个存储器模块分别拥有独立的地址逻辑。各个存储器模块分别拥有独立的地址逻辑。 只要连续访问的存储单元不在同一个存储器模块只要连续访问的存储单元不在同一个存储器模块中，这些模块就可以相互错开中，这些模块就可以相互错开1/N周期启动、交叉（轮周期启动、交叉（轮流）占用系统的地址总线、数据总线和控制总线。流）占用系统的地址总线、数据总线和控制总线。 多体并行存储器也叫多体并行存储器也叫“模模N交叉存储器交叉存储器”。 11/30计算机组成原理计算机组成原理四体交叉存储器的工作示意图四体交叉存储器的工作示意图 启动启动体体0单体访存周期单体访存周期单体访存周期单体访存周期 启动启动

8、体体1 启动启动体体2 启动启动体体312/30计算机组成原理计算机组成原理2. 多模块存储器多模块存储器6. 4. 2 提高主存储器访问带宽的方法提高主存储器访问带宽的方法 由于模由于模N交叉存储器提供的存储容量为单体存储器交叉存储器提供的存储容量为单体存储器的的N倍，所以系统的地址总线宽度要大于单体存储器的倍，所以系统的地址总线宽度要大于单体存储器的地址总线宽度，多出的那部分地址将用于生成不同存储地址总线宽度，多出的那部分地址将用于生成不同存储体的体选信号。体的体选信号。 根据选择访存地址的高端还是低端来生成体选信号根据选择访存地址的高端还是低端来生成体选信号，可以将模，可以将模N交叉存储

9、器分为交叉存储器分为“高位交叉编址存储器高位交叉编址存储器”和和“低位交叉编址存储器低位交叉编址存储器” 。 13/30计算机组成原理计算机组成原理模块模块0 模块模块1 模块模块2 模块模块3 00000000010001000011010000100101010010111000010001100101001111000110011101011011高位是模块号高位是模块号, 低位是块内地址低位是块内地址 主存地址主存地址高位交叉编址高位交叉编址14/30计算机组成原理计算机组成原理高位交叉编址存储器高位交叉编址存储器 优点是可靠性高优点是可靠性高，一个存储器模，一个存储器模块失效只会影响

10、块失效只会影响存储空间的存储空间的1/N部分，不在这一部分，不在这一部分的程序和数部分的程序和数据照常工作。问据照常工作。问题是，发生访问题是，发生访问冲突的概率高。冲突的概率高。 15/30计算机组成原理计算机组成原理模块模块0 模块模块1 模块模块2 模块模块3 00000000010001000011001000100001100高位是块内地址高位是块内地址, 低位是模块号低位是模块号 主存地址主存地址001010100101101001100101001110001110101101111低位交叉编址低位交叉编址16/30计算机组成原理计算机组成原理低位交叉编址存储器低位交叉编址存储器

11、 低位交叉存储器低位交叉存储器可以将连续的指可以将连续的指令和数据存储在令和数据存储在不同的存储器模不同的存储器模块中，有利于减块中，有利于减少访问冲突。但少访问冲突。但是可靠性差，一是可靠性差，一旦一个存储体失旦一个存储体失效，整个存储空效，整个存储空间将崩溃。间将崩溃。 17/30计算机组成原理计算机组成原理6. 4. 2 提高主存储器访问带宽的方法提高主存储器访问带宽的方法3、采用更高速器件技术（如双极型、采用更高速器件技术（如双极型MOS）生产的存）生产的存储芯片；储芯片；4、信息按整数边界存储；、信息按整数边界存储；5、引入高速缓存、引入高速缓存Cache 。18/30计算机组成原理

12、计算机组成原理 例例6-14 某计算机存储器按字节编址，采用小端方式存放数据。某计算机存储器按字节编址，采用小端方式存放数据。假定编译器规定假定编译器规定int和和short型长度分别为型长度分别为32位和位和16位，并且数位，并且数据按边界对齐存储。某据按边界对齐存储。某C语言程序段如下：语言程序段如下：struct int a;charb;short c; record;record.a=273; 若变量若变量record的首地址为的首地址为0 xC008，则地址，则地址0 xC008中的内容中的内容及及record.c的地址分别为的地址分别为 。 A0 x00、0 xC00D B0 x0

13、0、0 xC00E C0 x11、0 xC00D D0 x11、0 xC00E D19/30计算机组成原理计算机组成原理 计算机存储系统的层次结构中，最重要的两计算机存储系统的层次结构中，最重要的两个层次是采用高速缓冲存储器的个层次是采用高速缓冲存储器的“Cache 主存主存”层次层次，以及基于虚拟存储器的，以及基于虚拟存储器的“主存主存 辅存辅存”层层次次。 前者能提高存储系统的等效访问速度，即弥前者能提高存储系统的等效访问速度，即弥补主存储器在速度上的不足；后者扩大了存储系补主存储器在速度上的不足；后者扩大了存储系统的容量，即弥补主存储器在容量上的不足。统的容量，即弥补主存储器在容量上的不

14、足。20/30计算机组成原理计算机组成原理6. 1 存储器的分类与性能评价存储器的分类与性能评价 6. 2 存储器访问的局部性原理与层次结构存储系统存储器访问的局部性原理与层次结构存储系统 6. 3 半导体存储器半导体存储器 6. 4 主存储器主存储器 6. 5 高速缓冲存储器高速缓冲存储器Cache 为了解决为了解决“主存储器的速度始终赶不上处理器的速主存储器的速度始终赶不上处理器的速度度”的问题，在主存和处理器之间增设的问题，在主存和处理器之间增设“高速缓冲存储高速缓冲存储器器Cache”是一种非常有效的办法。是一种非常有效的办法。 Cache采用静态采用静态RAM实现，容量小于主存容量，

15、实现，容量小于主存容量，但速度大大高于基于动态但速度大大高于基于动态RAM的大容量主存。的大容量主存。 21/30计算机组成原理计算机组成原理6. 5 高速缓冲存储器高速缓冲存储器Cache 6. 5. 1 Cache的工作原理的工作原理 CPUCPU发出访问主存的地址发出访问主存的地址MM不久目标数据将肯定从主存送往不久目标数据将肯定从主存送往CPUCache没有没有Cache，计算机，计算机照常工作，有了照常工作，有了Cache, 计算机工作得计算机工作得快一点！快一点！22/30计算机组成原理计算机组成原理CPUCacheMMCPU发出访问主存的地址发出访问主存的地址这个主存地这个主存地

16、址址Cache也也同时收到同时收到若目标数据在若目标数据在Cache中中(命中命中)则则Cache将先于将先于主存把数据送往主存把数据送往CPU若若Cache没命中没命中则主存迟早会把则主存迟早会把目标数据送往目标数据送往CPU23/30计算机组成原理计算机组成原理 事实上，对于事实上，对于M体交叉访问的主存储器，给出一个体交叉访问的主存储器，给出一个主存地址在一个访存周期内能够读出主存地址在一个访存周期内能够读出M个字。根据程序个字。根据程序访问的局部性原理，访问的局部性原理，CPU将会继续访问这将会继续访问这M个字。个字。 所以在主存与所以在主存与Cache之间，设置一个多字宽的局部数据线

17、。之间，设置一个多字宽的局部数据线。 当当Cache不命中时，不命中时，CPU将在访问目标数据的同时，一并从将在访问目标数据的同时，一并从主存主存读出来的读出来的M个字，并将其作为一个个字，并将其作为一个 块块 传送给传送给Cache。 这样这样CPU的下一次访问基本上能够在的下一次访问基本上能够在Cache中命中了。中命中了。24/30计算机组成原理计算机组成原理 当当Cache不命中，不命中，CPU正常访问主存时，主存一方面正常访问主存时，主存一方面将将目标数据目标数据通过通过系统数据总线系统数据总线送往送往CPU； 同时，通过同时，通过CacheMM局部多字宽数据线局部多字宽数据线将附带

18、读将附带读出的出的一个字块一个字块送往送往Cache。CPUCacheMM25/30计算机组成原理计算机组成原理 随着随着CPU不断地访问主存，越来越多的不断地访问主存，越来越多的 主存字块被装入主存字块被装入Cache。 Cache的容量有限，迟早会出现的容量有限，迟早会出现Cache装满的情况。装满的情况。 所以当一个新字块要装入所以当一个新字块要装入Cache时，它将要判断时，它将要判断Cache是否已满？是否已满？ 未满则直接装入，未满则直接装入， 否则将启动否则将启动Cache内部的替换控制机构，从内部的替换控制机构，从Cache存储存储体中选择一个旧的字块，将其通过体中选择一个旧的字块，将其通过CacheMM局部多字局部多字宽数据线写回主存，以腾出空间接纳新送来的字块。宽数据线写回主存，以腾出空间接纳新送来的字块。26/30计算机组成原理计算机组成原理 由于程序访问局部性原理的存在，由于程序访问局部性原理的存在，Cache的命中的命中率通常都在率通常都在90%以上。以上。 所以，增设所以，增设Cache后，后，CPU的平均访存速度明显的平均访存速度明显提高，基本上接近提高，基本上接近Cache 的速度。的速度。 在在CPU看来，它只付出了少许成本，就拥有了看来，它只付出了少许成本，就拥有了一个与主存储器容量相当，速度几乎等于一个与主存储器容量相当，