微机1-2章练习题

1、8088的指令执行过程的指令执行过程12章 练习题v下列CPU中属于准16位的是 。A)8080 B)8086 C)8088 D)80386SXv8088的外部数据总线为 位。A)8 B)16 C)32 D)64v8086CPU的内部结构由 组成。A)ALU，EU，BIU B)ALU，BIU，地址加法器C)寄存器组，ALU D)EU，BIUvBIU的功能是 。A)计算有效地址B)分析指令，产生控制信号C)与存储器或I/O端口之间进行传送，并能形成物理地址D)进行算术运算与逻辑运算v在8086中，不属于总线接口部件的是 。A)20位的地址加法器 B)指令队列C)段地址寄存器 D)通用寄存器v指令

2、队列的作用是 。A)暂存操作数地址 B)暂存操作数C)暂存指令地址 D)暂存预取指令v8086的指令队列的长度是 字节。8088的指令队列的长度是 字节。A)4个 B)5个 C)6个 D)8个v每当8086的指令队列中有 空字节， 8088的指令队列中有 空字节， BIU就会自动把指令取到指令队列中。A)1个 B)2个 C)3个 D)4个v8086CPU中BIU从存储器预取指令，它们采用 的原则。A)先进先出 B)先进后出C)后进先出 D)自由出入v下列寄存器都存在于BIU部件的是 。A)SP、CS B)IP、DSC)BP、IP D)FR、SP v8086中堆栈地址指针SS：SP分属于 。A)

3、BIU、EU B)BIU、BIUC)EU、BIU D)EU、EUv8086 CPU内部共有 个16位寄存器。A)12 B)13 C)14 D)16v不属于EU部分的寄存器是 。A)IP B)BP C)DI D)SPv在8086中，地址加法器和BP分别属于 。A)BIU,EU B)BIU,BIU C)EU,BIU D)EU,EUv8086/8088的状态标志有 个,控制标志有 个A)3 B)4 C)5 D)6v8086/8088中，一个最基本的总线周期由 个时钟周期（T状态）组成。A)1 B)4 C)2 D)6v在8086/8088中，在T1状态，CPU往总线发出 信号。A)数据 B)状态 C)

4、地址 D)其它v总线周期为T1、T2、T3、T4，若要增加等待状态TW，它应插在 之后。A)T1 B)T2 C)T3 D)T4v若在一个总线周期中，CPU对READY信号进行了次采样，那么该总线周期共包含_个时钟周期。A)5 B)6 C)7 D)8 v8086有 个地址/数据复用引脚。A)8 B)16 C)20 D)32v8086复位时所需的RESET信号至少应维持 时钟周期的高电平。A)2个 B)4个 C)2个 D)4个v在下列信号中，都属于输入信号的是 。A)HOLD，INTR，DT/ RB)READY ，HLDA，M/ IOC)RESET，HOLD，MN/MXD)M/IO，ALE，TES

5、TvCPU访问内存时，RD开始有效时对应的状态是： A)T1 B)T2 C)T3 D)T4v8086/8088的存储器可以寻址1MB的空间，在对I/O进行读写操作时，20位地址中只有 有效。A)高16位 B)低16位 C)低8位 D)高8位v8086/8088的存储器可以寻址1MB的空间，在对I/O进行读写出操作时，20位地址中只有低16位有效。这样，I/O地址的寻址空间为 。A)64K B)256K C)128K D)10Kv关于中断NMI和INTR的触发方式，下列说法正确的是 。A)NMI是上升沿触发，INTR是低电平触发B)NMI是下降沿触发，INTR是低电平触发C)NMI是上升沿触发，

6、INTR是高电平触发D)NMI是下降沿触发，INTR是高电平触发 v8086CPU的引脚中，接收外部中断请求输入信号的引脚有 。A)15个 B)8个 C)2个 D)1个v当8086CPU从总线上撤消地址，而使总线的低16位置成高阻态时，其最高4位用来输出总线周期的 。A)数据信息 B)控制信息C)状态信息 D)地址信息v8086有两种工作模式，即最小模式和最大模式，它由 决定。A)BHE/S7 B)MN/MXC)INTA D)HOLD=“1” v在8086的总线周期中，ALE在T1周期有效，它是一个 。A)负脉冲，用于锁存地址信息B)负脉冲，用于锁存数据信息C)正脉冲，用于锁存地址信息D)正脉

7、冲，用于锁存数据信息 vCPU响应DMA传送请求的信号是 。A)READY B)HLDAC)RD D)WR v8086CPU在进行I/O写操作时，M/IO和DT/R必须是 。A)0 0 B)0 1 C)1 0 D)1 1 vINTA信号是位于连续周期中的 个负脉冲。A)1 B)2 C)3 D)4 v8086最小工作模式的特点是 。A)CPU提供全部的控制信号B)需要总线控制器8288C)不需要8286收发器D)由编程进行模式设定v在8088系统中，只需1片8286就可以构成数据总线收发器。而8086则要 片8286。A)1 B)2 C)3 D)4 v在8086系统中需要 片8282作为地址锁存

8、器。A)1 B)2 C)3 D)4 v8086工作于最大模式下的特点是 。A)CPU提供全部的控制信号B)需要CPU收发器C)需要总线控制器8288D)由编程进行模式设定 v在最大模式系统中，之所以需要总线控制器，原因在于 。A)控制信号的驱动能力不够 B)解决主、协处理器之间的协调工作问题C)解决主、协处理器之间的协调工作及对总线共享问题 D)控制信号不够 v在8086系统中，CPU被启动后，IP及四个段寄存器的初始状态是 。A)全部清0B)全部被置成FFFFHC) IP=FFFFH， 四个段寄存器清0D)CS=FFFFH，其它的寄存器被清0v对于8086，将 信号作为低位数据的选通信号。A

9、) AD0 B) AD15 C) AD7 D) AD8 v8086的存储系统采用“字节编址结构”，现有一个存储字地址为5678H，则该地址所在的存储体称为 。A)偶存储体、其数据线接在低8位的D0D7上B)奇存储体、其数据线接在低8位的D0D7上C)偶存储体、其数据线接在高8位的D8D15上D)奇存储体、其数据线接在高8位的D8D15上vBHE信号和A0合起来表示当前在总线上出现的从偶地址单元或端口读一个字节的正确序列为： 。A)BHE为低电平，A0为低电平B)BHE为低电平，A0为高电平 C)BHE为高电平，A0为低电平D)BHE为高电平，A0为高电平 v8086 CPU可访问的存储器空间为

10、1MB组成，实际上分为奇数存储体和偶数存储体两部分，对于偶数存储体的选择信号是 。A)HOLD B)BHEC)AD0 D)HLDAv8086 CPU可访问的存储器空间为1MB，它分为奇数存储体和偶数存储体两部分，其中奇数存储体的选择信号是 。 A)ALE B)BHE C)A0 D)HOLDv8086 CPU可访问的存储器空间由1MB组成，实际上分为奇数存储体和偶数存储体两部分，对于奇数存储体的选择信号是BHE，对于偶数存储体的选择信号是AD0，对于每个存储体内存储单元的选择信号是 。A)A19A1 B)A18A1C)A19A0 D)A18A0v在8086中，用一个总线周期访问一个字数据时，必须

11、是 。 A)BHE=A0=0 B)BHE=0、A0=1 C)BHE=1、A0=0 D)BHE=1、A0=1v已知物理地址为FFFF0H，且段内偏移量为A000H，若对应的段基址放在DS中，则DS应为 。A)5FFFH B)F5FFHC)5FFF0H D)F5FF0Hv在8086系统中，CPU被启动后，IP及四个段寄存器的初始状态是 。A)全部清0 B)全部被置成FFFFHC) IP=FFFFH， 四个段寄存器清0D)CS=FFFFH，其它的寄存器被清0v8086CPU经加电复位后，执行第一条指令的地址是 。A)FFFFH B)03FFFHC)0FFFFH D)FFFF0Hv8086系统复位后，

12、下面的叙述错误的是_。A)系统从FFFF0H处开始执行程序。 B)系统此时能响应INTR引入的中断。C)系统此时能响应NMI引入的中断。D)DS中的值为0000H。v8086存储器读周期中，数据开始的状态是 。A)T1 B)T2 C)T3 D)T4 v8086存储器写周期中，数据开始的状态是 。 A)T1 B)T2 C)T3 D)T4 v在8086的总线写周期中，微处理器给出的控制信号（最小模式下），WR，RD，M/IO分别是 。A)1，0，1 B)0，1，0C)0，1，1 D)1，0，0v在8086的最小模式系统中，M/IO、RD和WR当前信号为、，表示现在进行的是_。A)I/O读 B)I/

13、O写C)存储器写 D)存储器读 v在8086的写周期中，各信号出现的正确序列为_。A) ALE的下降沿、地址信号、数据信号B) ALE的上升沿、地址信号、数据信号C) 地址信号、ALE的下降沿、数据信号D) 地址信号、ALE的上升沿、数据信号课堂习题课堂习题v8088CPU有6个状态标志，其中的4个是_、_、_、_。v8086的存储器空间最大为_，利用_方法可以实现16位寄存器对20位地址的寻址，写出取指令时，20位物理地址的形成情况_。v加电启动时，8086的启动程序应从_开始执行。该执行单元一般存放_指令。v8086CPU在内部结构上由_和_组成v8086CPU的四个段寄存器分别是_、_、_、_。v80