数电课程设计——考试天数倒计时

1、课程设计名称：电子技术课程设计 题 目： 考试天数倒计时器 学期：2011-2012学年第2学期专业： 电气工程及其自动化 班级： 电气105 姓名： 董卫卫 学号： 1016030106 指导教师： 闫孝姮 辽宁工程技术大学课程设计成绩评定表评定标准评定指标标准评定合格不合格单元电路及整体设计方案合理性正确性创新性仿真或实践是否进行仿真或实践技术指标或性能符合设计要求有完成结果设计报告格式正确内容充实语言流畅标准说明：以上三大项指标中，每大项中有两小 项或三小项合格，视为总成绩合格。总成绩日期年 月 日课程设计任务书一、设计题目考试天数倒计时器的设计二、设计任务显示两位数倒计时，如99到11

2、.当到9时喇叭自动响0时结束2.用led数码管显示结果3.可以实现预置数功能三、设计计划电子技术课程设计共1周。第1天：针对选题查资料，确定设计方案；第2天：方案分析比较，电路原理设计，进行元器件及参数选择；选用芯片参考：减法器、74160a、74ls48、led数码管。第34天：利用multisim电路仿真，画电路原理图；第5天：编写整理设计报告。四、设计要求1. 画出整体电路图。（protel或altium designer或multisim,禁止用visio画电路图）。2. 对所设计的电路全部或部分进行仿真，使之达到设计任务要求。有余力的同学尝试制作pcb单面板图。3. 写出设计报告书。

3、指 导 教 师：闫孝姮时 间：2012年6月17 日目录1 电路原理图设计 11.1 设计原理11.2 设计方案 12 各分电路功能分析42.1 脉冲发生电路42.1.1 555定时器42.1.2 用555定时器构成多谐振荡器42.2 计数器电路52.3 译码显示电路72.4 控制电路92.4.1 报警电路92.4.2 置数、暂停、清零、控制电路103 总体电路仿真124 设计小结13参考文献14目录课程设计成绩评定表2摘要51 电路原理图设计11.1 设计原理11.2 设计方案12 各分电路功能分析42.1 脉冲发生电路42.1.1 555定时器42.1.2 用555定时器构成多谐振荡器42

4、.2 计数器电路62.3 译码显示电路72.4 控制电路102.4.1 报警电路102.4.2 置数、暂停、清零、控制电路103 总体电路仿真124 设计小结13参考文献14摘要倒计时器在日常生活中应用比较广泛，比如篮球比赛是用的30秒倒计时，还有交通灯使用的60秒倒计时等等，但是这些倒计时器仅用在特定的场合，通用性比较差。为此，本文通过简单的数字逻辑电路器件，搭建成了可以实现预置数功能的倒计时器。本倒计时器主要有六个模块构成：脉冲发生器、计数器、译码显示电路、置数电路、控制电路和报警电路；本倒计时器主要采用555 构成的振荡电路, 由74ls190、74ls48 和七段共阴led 数码管构成

5、计数译码显示电路,由74ls147，74ls04构成的置数控制电路。本计时器具有启动计数、暂停/连续计数，清零以及置入任意两位数作为计数起点，在最后十秒发出声光报警等功能。本倒计时器比较好的解决了目前倒计时器通用性差的问题。关键词：任意置数倒计时；译码显示；控制；声光报警辽宁工程技术大学电子课程设计1 电路原理图设计1.1 设计原理我们可以用555时基电路构成的多谐振荡器来产生频率为1hz的脉冲，即输出周期为1秒的方波脉冲，将该方波脉冲信号送到计数器74ls192的cp减计数脉冲端,再通过译码器74ls48把输入的8421bcd码经过内部作和电路“翻译”成七段（a，b，c，d，e，f，g）输出

6、，显示十进制数，在74ls192的四个输入端接74ls147的输出，在74ls147的输入用拨码开关输入，然后在适当的位置设置开关或控制电路即可实现计数器的直接清零，启动和暂停/连续、译码显示电路的显示，置入任意两位数作为计数起点，以及声光报警等功能。1.2 设计方案经过初步的设计，可以确定该系统应包括秒脉冲发生器、计数器、译码显示电路、置数电路，控制电路和报警电路等6个部分构成。其中，计数器和控制电路是系统的主要部分。计数器完成倒计时功能，而控制电路具有直接控制计数器的启动计数、暂停、连续计数、译码显示电路完成显示功能。为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关

7、系。在操作直接清零开关时，要求计数器清零，数码显示器显示零。当启动开关闭合时，控制电路应封锁时钟信号cp，同时计数器完成置数功能，当启动开关断开时，计数器开始计数；当暂停、连续开关拨在暂停位置上时，计数器停止计数，处于保持状态；当暂停、连续开关拨在连续时，计数器继续递减计数。当倒计时到9时，数码管显示09，报警电路发出声光报警，给予提示。系统设计框图如图1-1所示。脉冲发生器计数器计数器十位显示个位显示译码器译码器报警电路控制电路置数电路图1-1系统设计框图在此，提出两种方案，主要是置数电路，和计数器，方案一：置数电路可以直接用开关输入计数器高低电平，表示二进制数，如图1-2：计数器采用74l

8、s190级联成100进制减法计数器。方案二：采用拨码开关，和74ls147优先编码器，进行置数，将74ls147输出，经反相器取反，输入计数器，如图1-2：计数器采用74ls192级联成100进制减法计数器。方案一，置数开关能置入0到15的十进制数，但是仅需要置入0到9即可，还有开关有机械抖动，可能会使置数不稳。74ls190作为计数器实现直接置零不是很方便，需要占用置数功能。方案二可以很好的弥补方案一的缺陷，所以选择方案二；图1-22 各分电路功能分析2.1 脉冲发生电路2.1.1 555定时器555定时器主要是通过外接电阻r和电容器c构成充、放电电路,并由两个比较器来检测电容器上的电压,以

9、确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路、以及多谐振荡器、单稳态触发器、施密特触发器等脉冲波形产生和整形电路。图2-1是ne555的内部功能原理框图和内部管脚图图2-1 555管脚图2.1.2 用555定时器构成多谐振荡器用555定时器构成多谐振荡器电路如图2-3(a)所示。电路没有稳态,只有两个暂稳态,也不需要外加触发信号,利用电源vcc通过r1和r2向电容器c充电,使uc逐渐升高,升到2vcc/3时,uo跳变到低电平,放电端d导通,这时,电容器c通过电阻r2和d端放电,使uc下降,降到vcc/3时,uo跳变到高电平,d端截止,电源vcc又通过r1和r

10、2向电容器c充电。如此循环,振荡不停, 电容器c在vcc/3和2vcc/3之间充电和放电,输出连续的矩形脉冲,其波形如图2-3(b)所示。8 476 555321 5r1r2ucc+vccuo0.01ftuo0tw2tw1tuc0t（a）5555555（b）图2-3 555构成的振荡电路及即波形输出信号uo的脉宽tw1、tw2、周期t的计算公式如下:tw10.7(r1r2)ctw20.7r2cttw1tw20.7(r12r2)c根据要求，该系统中要使555构成的多谐振荡电路产生1hz的脉冲，因此我们可以令r1= 48k，r2= 48k，c= 10uf，得到周期t=1s，即按照图2-4连接的电路

11、就可以产生1hz的方波脉冲。图2-4 555定时器构成的多谐振荡电路2.2 计数器电路计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。本次课程设计中选用74ls192来实现要求的减法计数功能。图2-5是74ls192的管脚图。图2-5 74ls192管脚图74ls192具有下述功能：异步清零：mr=1，q3q2q1q0=0000 。（此功能可实现计数器的清零）异步置数：mr=0，=0，q3q2q1q0=d3d2d1d0 。保持： mr=0，=1，cpu=cpd=1,q3q2q1q0保持原态加计数：cr=

12、0,=1，cpu=cp，cpd=1，q3q2q1q0按加法规律计数减计数：cr=0,=1，cpu=1，cpd= cp，q3q2q1q0按减法规律计数按照课程设计任务书要求计数器。我们将用两片74ls192级联成100进制减法计数器如图2-6图2-62.3 译码显示电路本次设计中我们用发光二极管（led）组成字型来来显示数字。这种数码管的每个线段都是一个发光二极管，因此也称led数码管或led七段显示器。因为计算机输出的是bcd码，要想在数码管上显示十进制数，就必须先把bcd码转换成 7 段字型数码管所要求的代码。我们把能够将计算机输出的bcd码换成 7 段字型代码，并使数码管显示出十进制数的电

13、路称为“七段字型译码器”因此在本次的设计中我们采用了常用的74ls48。图2-7是74ls48的外部管脚图图2-7 74ls48管脚图七段显示译码器输出高电平有效，用以驱动共阴极显示器。该集成显示译码器设有多个辅助控制端，以增强器件的功能。 它有3个辅助控制端lt、rbi、bi/rbo,现简要说明如下： 灭灯输入bi/rbo bi/rbo是特殊控制端，有时作为输入，有时作为输出。当bi/rbo作输入使用且bi0时，无论其它输入端是什么电平，所有各段输入ag均为0，所以字形熄灭。 试灯输入lt 当lt0时，bi/rbo是输出端，且rbo1，此时无论其它输入端是什么状态，所有各段输出ag均为1,显

14、示字形8。该输入端常用于检查7488本身及显示器的好坏。 动态灭零输入rbi当lt1，rbi0且输入代码dcba0000时，各段输出ag均为低电平，与bcd码相应的字形0熄灭，故称“灭零”。利用lt=1与rbi=0可以实现某一位的“消隐”。此时bi/rbo是输出端，且rbo=0。 动态灭零输出rbobi/rbo作为输出使用时，受控于lt和rbi。当lt1且rbi0，输入代码dcba=0000时，rbo=0；若lt=0或者lt1且rbi1，则rbo=1。该端主要用于显示多位数字时，多个译码器之间的连接。 对输入代码0000，译码条件是：lt和rbi同时等于1，而对其它输入代码则仅要求lt1，这时

15、候，译码器各段ag输出的电平是由输入bcd码决定的，并且满足显示字形的要求。74ls48的功能表如下：74ls48功能表十进数或功能输入bi/rbo输出ltrbid c b aabcdefg0hh0 0 0 0h11111101hx0 0 0 1h01100002hx0 0 1 0h11011013hx0 0 1 1h11110014hx0 1 0 0h01100115hx0 1 0 1h10110116hx0 1 1 0h00111117hx0 1 1 1h11100008hx1 0 0 0h11111119hx1 0 0 1h111001110hx1 0 1 0h000110111hx1

16、0 1 1h001100112hx1 1 0 0h010001113hx1 1 0 1h100101114hx1 1 1 0h000111115hx1 1 1 1h0000000bixxx x x xl0000000rbihl0 0 0 0l0000000ltlxx x x xh1111111表1-1 74ls48功能表本次设计的译码显示电路可以按照图2-8连接电路图2-8 译码显示电路2.4 控制电路2.4.1 报警电路任务要求在计时器倒计时到9秒时发出声光警报，因次我们可以将192的输出端按照图2-9连接，当192的高位到低位输出0000 xxxx 时（即倒计时到9秒时）可发出报警。图2-

17、9 报警电路2.4.2 置数、暂停、清零、控制电路本倒计时器，采用74ls147优先编码器，和拨码开关来完成置数功能。当置数开关闭合，拨动拨码开关将使对应的数置入计数器，并在数码管上显示出来。74ls147优先编码器有9个输入端和4个输出端。某个输入端为0，代表输入某一个十进制数。当9个输入端全为1时，代表输入的是十进制数0。4个输出端反映输入十进制数的bcd码编码输出。74ls147优先编码器的输入端和输出端都是低电平有效，即当某一个输入端低电平0时，4个输出端就以低电平0的输出其对应的8421 bcd编码。当9个输入全为1时，4个输入出也全为1，代表输入十进制数0的8421 bcd编码输出

18、。功能表如图3.1所示，引脚图如图3.2所示。输入输出0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 00 1 0 10 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1图2-10 74ls147功能表图2-11 74ls147引脚图置数电路 当置数开关打到低电平时，此时拨动拨码开关，想要计时的数置入计数器。暂停/连续 当暂停/开启开关打到低电平时计时器暂停，当开关打到高电平时计时器正常计时。清零 当开关接高电平时，电路清零，显示清零。电路连接如图2-12图2-12 控制电路3 总体电路仿真本倒计时器由5个模块组成：时钟模块（即秒脉冲发生模块）、计数模块、译码显示模块、控制模块和报警电路。总体仿真电路如下图3-1。打开仿真软件multisim 11按要求在multisim 11里连接好如图所示的电路点击仿真按钮，进行仿真，在脉冲发生电路仿真中我们可以用示波器来观察产生的脉冲是否为1hz。最后的仿真结果是：计时器可以从任意置入的一个两位数开始倒计时，并在计时显示09时