CD4017工作原理及简单应用

1、http:/ 1脚：第脚：第5 5输出端输出端2 2脚：第脚：第1 1输出端输出端3 3脚：第脚：第0 0输出端，电路清零时，该端为高电平输出端，电路清零时，该端为高电平4 4脚：第脚：第2 2输出端输出端5 5脚：第脚：第6 6输出端输出端6 6脚：第脚：第7 7输出端输出端7 7脚：第脚：第3 3输出端输出端8 8脚：电源负极脚：电源负极9 9脚：第脚：第8 8输出端输出端1010脚：第脚：第4 4输出端输出端1111脚：第脚：第9 9输出端输出端1212脚：级联进位输出端，每输入脚：级联进位输出端，每输入1010个时钟脉冲时，就可以得到一个个时钟脉冲时，就可以得到一个计数器的时钟信号计数

2、器的时钟信号1313脚：时钟输入端，脉冲输入端，脉冲下降沿有效脚：时钟输入端，脉冲输入端，脉冲下降沿有效1414脚：时钟输入端，脉冲上升沿有效脚：时钟输入端，脉冲上升沿有效1515脚：清零输入端，在该管脚加高电平或正脉冲时，脚：清零输入端，在该管脚加高电平或正脉冲时，cd4017cd4017计数器计数器中，各计数单元输出低电平中，各计数单元输出低电平“0 0”，在译码器中，只有对应，在译码器中，只有对应“0 0”状状态的输出端态的输出端3 3脚为高电平脚为高电平1616脚：电源正极，可以使用脚：电源正极，可以使用3 318v18v直流电源供电直流电源供电http:/ d触发器触发器flflf5

3、f5构成了十进制约翰逊计数器，门电路构成了十进制约翰逊计数器，门电路5 51414构成了时序译码电路。约构成了时序译码电路。约翰逊汁数器的结构比较简单。它实质上是一种串行移位寄存器。除了第翰逊汁数器的结构比较简单。它实质上是一种串行移位寄存器。除了第3 3个触发器是通过门电个触发器是通过门电路路1515、1616构成的组合逻辑电路作用于构成的组合逻辑电路作用于f3f3的的d3d3端以外，其余各级均是将前一级触发器的输出端连端以外，其余各级均是将前一级触发器的输出端连接到后一级触发器的输入端接到后一级触发器的输入端d d的，计数器最后一级的的，计数器最后一级的q5q5端连接到第一级的端连接到第一

4、级的d1d1端。这种计数器具端。这种计数器具有编码可靠，工作速度快、译码简单，只需由二输入瑞的与门即可译码，且译码输出无过渡脉有编码可靠，工作速度快、译码简单，只需由二输入瑞的与门即可译码，且译码输出无过渡脉冲干扰等特点。通常只有译码选中的那个输出端为高电平，其余输出端均为低电平。约翰逊计冲干扰等特点。通常只有译码选中的那个输出端为高电平，其余输出端均为低电平。约翰逊计数器状态如下表所示。数器状态如下表所示。http:/ 0”，由于，由于q1q1的数据输入端的数据输入端d1d1是是q5q5输输出的反码，因此，输入出的反码，因此，输入第一个时钟脉冲后，第一个时钟脉冲后，q1q1即为即为“l l”

5、，这时，这时q2q2q5q5均依次进行移位输出，均依次进行移位输出，q1q1的输出移至的输出移至q2q2，q2q2的的输出移至输出移至q3q3如果继如果继续输入脉冲，则续输入脉冲，则q1q1为新为新的的q5q5，q2q2q5q5仍然依次仍然依次移位输出，这样就得到移位输出，这样就得到了约翰逊计数器状态表了约翰逊计数器状态表的状态及右图的波形的状态及右图的波形http:/ 8个时钟脉冲输入之后，都个时钟脉冲输入之后，都会自动进入约翰逊计数器状态表所列状态。会自动进入约翰逊计数器状态表所列状态。cd4017cd4017有有3 3个输入端：复位清零端个输入端：复位清零端r r，当在，当在r r端加高

6、电平或正脉冲时，计数器清零，在所有输出中，端加高电平或正脉冲时，计数器清零，在所有输出中，只有对应只有对应“0 0”状态的状态的q0q0输出高电平，其余输出均为低电平：时钟输入端输出高电平，其余输出均为低电平：时钟输入端cpcp和和cece，其中，其中cpcp端用于端用于上升沿计数，上升沿计数，cece端用于下降沿计数，这两个输入端的内部逻辑电路如图端用于下降沿计数，这两个输入端的内部逻辑电路如图2 2所示。由图所示。由图2 2可见，可见，cpcp和和cece还有互锁的关系，即利用还有互锁的关系，即利用cpcp计数时，计数时，cece端要接低电平：利用端要接低电平：利用cece计数时，计数时，

7、cpcp端要接高电平。端要接高电平。反之则形成互锁。反之则形成互锁。在在“r r”端加上高电平或正脉冲日子，计数器中各计数单元端加上高电平或正脉冲日子，计数器中各计数单元f1f1f5f5均被置零，计数器为均被置零，计数器为“0000000000”状态。状态。cd4017cd4017有有1010个译码输出端个译码输出端q0q0q9q9，它仍随时钟脉冲的输入而依次出现高电平。此外，为了级联，它仍随时钟脉冲的输入而依次出现高电平。此外，为了级联方便，还设有进位输出端方便，还设有进位输出端qcqc，每输入，每输入1010个时钟脉冲，就可得到一个进位输出脉冲，所以个时钟脉冲，就可得到一个进位输出脉冲，所

8、以qcqc可作可作为下一级计数器的时钟信号。为下一级计数器的时钟信号。从上述分析中可以看出，从上述分析中可以看出，cd4017(cd4017(它的基本功能是对它的基本功能是对“cpcp”端输入脉冲的个数进行十进制计数，端输入脉冲的个数进行十进制计数，并按照输入脉冲的个数顺序将脉冲分配在并按照输入脉冲的个数顺序将脉冲分配在y0y0y9y9这十个输出端，计满十个数后计数器复零，同这十个输出端，计满十个数后计数器复零，同时输出一个进位脉冲。我们只要掌握了这些基本功能就能设计出千姿百态的应用电路来。时输出一个进位脉冲。我们只要掌握了这些基本功能就能设计出千姿百态的应用电路来。http:/ s闭合时，电

9、源通过电阻闭合时，电源通过电阻r1r1和和r2r2向电容器向电容器c1c1充电。当充电。当c1c1刚充电时，由于刚充电时，由于555555的脚处的脚处于低电平，故输出端脚呈高电平；当电源经于低电平，故输出端脚呈高电平；当电源经r1r1、r2r2向向c1c1充电到充电到2/32/3电源电压时，输出端脚电源电压时，输出端脚电平由高变低，电平由高变低，555555内部放电管导通，电容内部放电管导通，电容c1c1经经r2r2向向555555的脚放电，直至的脚放电，直至c1c1两端电压低于两端电压低于1 13 3电源电压时，电源电压时，555555的脚又由低电平变为高电平，的脚又由低电平变为高电平，c1c1又再次充电，如此循环工作，形成振荡。又再次充电，如此循环工作，形成振荡。555555的频率可以通过改变电阻的频率可以通过改变电阻r2r2的阻止而改变，其时钟输出直接进入的阻止而改变，其时钟输出直接进入