毕业设计（论文）多功能数字钟的设计

1、焦作大学机电系毕业设计多 功 能 数 字 钟 的 设 计 熊 保 军 焦作大学机电工程学院 毕业设计 中图分类号：tp273 多功能数字钟的设计 专业名称：应用电子技术学生姓名：xxxxx导师姓名：xxxxx 焦作大学机电工程学院2009年12月2 中图分类号：tp273 密级：公开udc： 单位代码：11522 多功能数字钟的设计multi-function digital clock design姓 名xxxxx学制3年专 业应用电子技术研究方向电子设计导 师xxxxxx职称讲师论文提交日期2009.12.27论文答辩日期2010/01/04 焦作大学机电工程学院焦作大学机电工程学院毕业设

2、计 摘要摘 要数字钟是一种用数字电路技术实现时、分、秒计时的装置,与机械式时钟相比具有更高的准确性和直观性,且无机械装置,具有更长的使用寿命,广泛用于个人家庭,车站, 码头,办公室等公共场所,成为人们日常生活中不可少的必需品。本系统进行了各单元的设计和总体调试，可以完成准确的完成计时、定时和仿电台报时功能。电路由多谐振荡器、分频器、计数器、译码显示器和校时电路以及定时电路组成。总体方案设计由主体电路和扩展电路两大部分组成。本电路具有走时精度高，稳定性好，使用方便，不需要经常进行调校等特点。关键词：555 定时器；多谐振荡器；分频器；计数器；数字钟abstractdigital clock is

3、 a digital circuit technology with the hours，minutes,seconds, timing devices, as compared with the mechanical clock has a higher accuracy and intuitive, and no mechanical device has a longer service life, widely used in individual families, stations, terminals, offices and other public places, becom

4、e indispensable in daily life necessities. this system has been the design of each unit and the overall debugging, complete and accurate completion of timing, timing, and imitation radio timekeeping function. circuit consists of multi-harmonic oscillator, dividers, counters, displays and school when

5、 the decoding circuit and timing circuit. overall program design and expansion of the circuit from the main circuit composed of two parts. this circuit has a travel time of high precision, good stability, easy to use, does not require frequent adjustment and so on.key words: 555 timer; multivibrator

6、; divider; counter;digital clock 焦作大学机电工程学院毕业设计 目录目 录1绪论.(1)1.1概述.(1)1.2设计任务.（2）1.3功能要求.（2）2.电路设计.（4）2.1设计方案.（4）2.2单元电路的设计.（4）2.2.1主体电路部分.（5）2.2.1.1振荡电路.（5）2.2.1.2计数电路.（8）2.2.1.3校时电路.（12）2.2.1.4译码与显示电路.（14）2.2.2 扩展功能电路的设计.（15）2.2.2.1 定时控制电路.（15）2.2.2.2 仿广播电台正点报时电路.(17）2.2.2.3 自动报整点时数电路.(17)2.2.2.4 触

7、摸报整点时数电路.(19)3.调试.(21)3.1主体电路部分.(21)3.2 扩展电路部分.(22)4 总结.(24)参考文献.(25)附录.(26)谢辞.(30)1焦作大学机电工程学院毕业设计 1绪论1 绪论1.1 概述中国是世界上最早发明计时仪器的国家。有史料记载，汉武帝太初年间（纪元前104-101年）由落下闳创造了我国最早的表示天体运行的仪器浑天仪。东汉时期（公元130年）张衡创造了水运浑天仪，为世界上最早的以水为动力的观测天象的机械计时器，是世界机械天文钟的先驱。盛唐时代，公元725年张遂（又称一行）和梁令瓒等人创制了水运浑天铜仪，它不但能演示天球和日、月的运动，而且立了两个木人，

8、按时击鼓，按时打钟。第一个机械钟的灵魂擒纵器用于计时器，这是中国科学家对人类计时科学的伟大贡献。它比十四世纪欧洲出现的机械钟先行了六个世纪。第一只石英钟出现在二十世纪二十年代，从三十年代开始得到了推广，从六十年代开始，由于应用半导体技术，成功地解决了制造日用石英钟问题，石英电子技术在计时领域得到了广泛的应用。并取代机械钟做了更精确的时间标准。早在1880年，法国人皮埃尔居里和保罗雅克居里就发现了石英晶体有压电的特性，这是制造钟表“心脏”的良好材料。科学家以石英晶体制成的振荡计时器和电子钟组合制成了石英钟。经过测试，一只高精度的石英钟表，每年的误差仅为 35秒。1942年，著名的英国格林尼治天文

9、台也开始采用了石英钟作为计时工具。在许多场合，它还经常被列为频率的基本标准，用于日常测量与检测。大约在 1970 年前后，石英钟表开始进入市场，风靡全球。随着科学的进步，精密的电子元件不断涌现，石英钟表也开始变得小巧精致，它既是实用品，也是装饰品。它为人们的生活提供方便，更为人们的生活增添了新的色彩。 在现行情况下根据简单实用强的、走时准确进行设计。而实验证明，钟表的振荡部分采用石英晶体作为时基信号源时，走时更精确、调整更方便。钟是一种计时的器具，它的出现开拓了时间计量的新里程。提起时钟大家都很熟悉，它是给我们指明时间的一种计时器，并且我们每天都要用到它。二十世纪八十年代中国的钟表业经历了一场

10、翻天覆地的大转折。其表现在三个方面：（1）从生产机械表转为石英电子表；（2）曾占据中国消费市场四十多年的大型国有企业突然被刚刚冒起的“组业”所取代，钟表生产中心转向中国南方沿海一带；（3）中国钟表业发展从以机芯为龙头改为以手表外观件为龙头。这场转折以迅雷不及掩耳的速度，冲击着传统的中国钟表工业。中国的钟表业从技术简单、零件少的石英钟机芯制造入手。最初石英钟机芯全靠从日本、德国进口，1989年开始完全自己生产，包括模具的制造加工。近十余年，逐渐提高机芯质量的稳定性，同时转向对手表机芯研制与开发。目前石英钟表机芯生产主要在福建省福州、广东东莞、番禺；机械钟表机芯在上海、山东等地。现在我国的电子业发

11、展非常快速，电子业的发展有利于钟表业的发展。在中国钟表发展史上，国产机芯研制的失败已经成为过去，“组装业”作为新兴钟表工业的起步阶段也已成为过去。一支新的充满智慧的钟表精英在成长。我们相信在科技高速发展的今天，钟表业运用当今材料工业、电子工业和其他领域的最新技术，一定会生产出代表中国科学水平的产品。我们希望钟表业的精英们在提高制造技术水平中不断创新，培育出拥有自主知识产权的品牌。这正是中国钟表业发展的希望。数字钟被广泛用于个人家庭,车站, 码头、办公室等公共场所,成为人们日常生活中的必需品。由于数字集成电路的发展和石英晶体振荡器的广泛应用,使得数字钟的精度,运用超过老式钟表, 钟表的数字化给人

12、们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动起闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数字钟及扩大其应用，有着非常现实的意义。1.2 设计任务设计一种多功能数字钟，该数字钟具有基本功能和扩展功能两部分。其中，基本功能部分的有准确计时，以数字形式显示时、分、秒的时间和校时功能。扩展功能部分则具有：定时控制、仿广播电台正点报时、自动报整点时数和触摸报正点的功能。数字钟的电路也是由主体电路和扩展电路两部分构成，在电路中，基本功能部分由主体电路实现

13、，而扩展功能部分则由扩展电路实现。这两部分都有一个共同特点就是它们都要用到振荡电路提供的1hz脉冲信号。在计时出现误差时电路还可以进行校时和校分，为了使电路简单所设计的电路不具备校秒的功能。并且要用数码管显示时、分、秒，各位均为两为显示，扩展部分要有相应的响应电路。1.3 功能要求基本功能（1）时的计时要求为“12翻1”，分和秒的计时要求为60进制（2）准确计时，以数字形式显示时，分，秒的时间（3）校正时间扩展功能（1）定时控制；（2）仿广播电台报时功能；（3）自动报整点时数；（4）触摸报整点时数； 3焦作大学机电工程学院毕业设计 2 电路设计2 电路设计2.1设计方案根据设计要求首先建立了一

14、个多功能 数字钟电路系统的组成框图，框图如图2-1所示时显示器时译码器时计数器分显示器分译码器分计数器秒显示器秒译码器秒计数器校时电路振荡器分频器仿电台报时报整点时数定时控制 触摸报时数1s主体电路扩展电路图2-1多功能数字钟电路系统的组成框图multi-function digital clock circuit diagram of system components由图1可知，电路的工作原理是：多功能数字钟电路由主体电路和扩展电路两大部分组成。其中主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。振荡器产生的高脉冲信号作为数字钟的振源，再经分频器输出标准秒脉冲。秒计数器计满60

15、后向分计数器个位进位，分计数器计满60后向小时计数器个位进位并且小时计数器按照“12翻1”的规律计数。计数器的输出经译码器送显示器。计时出现误差时电路进行校时、校分、校秒。扩展电路必须在主体电路正常运行的情况下才能进行扩展功能。2.2单元电路的设计数字电子钟的设计方法很多种，例如，可用中小规模集成电路组成电子钟；也可以利用专用的电子钟芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等。在本次设计，电路是由许多单元电路组成的，因此首先必须对各个单元电路4进行设计。2.2.1 主体电路部分主体电路部分的电路主要由振荡电路、计数电路、显示电路以及校时电路四大部分组成。下面

16、将对各部分电路进行设计。2.2.1.1 振荡电路 振荡电路由振荡器和分频器产生 1hz时钟脉冲和扩展部分所需的频率，下面对振荡器和分频器两部分进行介绍。（1） 振荡器数字电路中的时钟是由振荡器产生的，振荡器是数字钟的核心。振荡器的稳定度及频率的精度决定了数字钟计时的准确程度，一般来说，振荡器的频率越高，计时精度越高。它利用某种反馈方式产生时钟信号。对数字电路来说，振荡器的输出的幅度范围为0v5v的方波信号而不是锯齿波、三角波或其他形式。典型的振荡器是弛豫振荡器，它通过一个rc网络将反相器的输出反馈回来并存在一定的工作延迟时间。基电路本的如图2-2所示。图2-2 振荡器反馈电路oscillato

17、r feedback circuit在上述电路中，ri-c网络由第一个反相器驱动，具有rc特性曲线的响应信号被反馈给反相器的输入。当电容上的电压达到施密特触发器输入反相器的门限电压的时候，反相器的状态发生改变，并输出一个新的电压值。这个输出电压经过一定的延迟时间再次通过ric反馈回来，直到电容电压再次达到门限电压为止。用施密特触发器输入器件（如74hc04），但是由于电容的参考电压在每个临界点都要发生变化，所以施密特触发器不是必需的。由于电容与输出相连，每次状态改变时，电容的充电电压会超过5v。从这一点来说，输出电压会改变电容的充电电压，直到电容两端的电压变为74hc04的门限电压（2.5v）

18、为止。振荡器输出状态的改变发生在电容上的电压达到2.5v时。弛豫振荡器对许多低成本而精度要求又不高的场所非常适合，但是并不推荐在任何有精度要求的实际应用电路采用它。如果想要获得高的精度，就应该在振荡电路中使用石英晶体作振源。在数字钟的设计与制作中应采用石英晶体振荡器，因为石英晶体具有压电效应，是一个压电器件。当交流电压加在晶体两端，晶体先随电压变化产生对应的变化，然后机械振动又使晶体表面产生交变电荷。当晶体几何尺寸和结构一定时，它本生有一个固定的机械频率。当外加交流电压的频率等于晶体的固有频率时，晶体片的机械振动最大，晶体表面电荷量最多，外电路的交流电流最强，于是产生振荡，因此将石英晶体按一定

19、方位切割成片，两边傅以电极，焊上引线，再用金属或玻璃外壳封装即构成石英晶体。石英晶体的固有频率十分稳定。另外石英晶体的振动具有多谐性，除了基频振动外，还有奇次谐次泛音振动，对于石英晶体，既可利用基频振动，也可利用泛音振动。前者称为基频晶体，后者称为泛音晶体，晶片厚度与振动频率成反比，工作频率越高，要求晶片厚度越薄。将石英晶体作为高q值谐振回路元件接入反馈电路中，就组成了晶体振荡器。在设计中所用的振荡器的电路图如图2-3所示。该电路能产生1mhz的方波脉冲振荡信号。图2-3 振荡器的电路图oscillator circuit（2）分频器分频器的作用是将由石英晶体产生的高频信号分频成基时钟脉冲信号

20、和扩展部分所需的频率。在此电路中，分频器的功能主要有两个：一是产生标准脉冲信号；二是功能扩展电路所需的信号，如仿电台用的1khz的高频信号和500hz的低频信号等.在此电路中作为分频器的元件是:cd4518。cd4518可以组成二分频电路和十分频电路。用cd4518组成二分频的电路如图2-4；用cd4518组成十分频的电路如图2-5；在本次设计中所用的分频器的电路图如图2-6。电路经过十分频后将晶振来的1mhz的振荡脉冲变为1hz的脉冲信号，该信号作为计数器的计数脉冲使用。 cr cpen cr cp输入 输 出 输入 输入 输 出 清零图2-4 cd4518组成二分频的电路 图2-5 cd4

21、518组成十分频的电路cd4518 divider circuit composed of two cd4518 circuit composed of a very frequent图2-6 分频器的电路图divider circuit表2.1 cd4518的功能表cd4518 menu 输入 输出 cp cr en 上升沿 l h 加计数l l 上升沿 加计数 下降沿 l x 保 x l 上升沿 上升沿 l l 持 h l 下降沿 x h x 全为l振荡器和分频器两部分构成振荡电路，它的电路图如图2-7所示。根据图2-7可知电路的工作原理是：石英晶体振荡器提供的频率为1mhz，cd4518

22、组成十分频电路。并且一个 cd4518可以组成两个十分频电路即：cd4518的引脚2与引脚6组成一个十分频电路而引脚10与引脚14组成另一个十分频电路。晶振的输出接入第一块cd4518的输入引脚2，经过一次十分频，频率变为100khz。输出引脚6接入同一块cd4518的引脚10经第二次分频，频率变为10khz。输出引脚接人第二块cd4518的输入引脚2再经一次分频，频率变为1khz。这样经过六次分频最后可以得到1hz的频率。图2-7 振荡器和分频器构成的振荡电路oscillation oscillator and divider circuit composed of2.2.1.2 计数电路计

23、数器是一种计算输入脉冲的时序逻辑网络，被计数的输入信号就是时序网络的时钟脉冲，它不仅可以计数而且还可以用来完成其他特定的逻辑功能，如测量、定时控制、数字运算等等。数字钟的计数电路是用两个六十进制计数电路和“12翻1”计数电路实现的。数字钟的计数电路的设计可以用反馈清零法。当计数器正常计数时，反馈门不起作用，只有当进位脉冲到来时，反馈信号将计数电路清零，实现相应模的循环计数。以六十进制为例，当计数器从00，01，02，59计数时，反馈门不起作用，只有当第60个秒脉冲到来时，反馈信号随即将计数电路清零，实现模为60的循环计数。下面将分别介绍60进制计数器和“12翻1”小时计数器。 （一）60进制计

24、数器电路如图2-8所示图2-8 60进制计数器 60 binary counter电路中，74ls92作为十位计数器，在电路中采用六进制计数；74ls90作为个位计数器在电路中采用十进制计数。当74ls90的14脚接振荡电路的输出脉冲1hz时74ls90开始工作，它计时到10时向十位计数器74ls92进位。下面对电路中所用的主要元件及功能介绍。 十进制计数器 74ls90 74ls90是二五十进制计数器，它有两个时钟输入端cpa和cpb。其中，cpa和组成一位二进制计数器；cpb和组成五进制计数器；若将与相连接，时钟脉冲从输入，则构成了8421bcd码十进制计数器。74ls90有两个清零端r0

25、（1）、r0（2），两个置9端r9（1）和r9（2），其bcd码十进制计数时序如表2.2，二五混合进制计数时序如表2.3，74ls90的管脚图如图2-9。图2-9十进制计数器 74ls90 decimal counter 74ls90表2.2 bcd码十进制计数时序 表2.3 二五混合进制计数时序bcd code the decimal count of timing 2 - 5 mixed binary counting sequencecp cp 0 0 0 0 0 0 0 0 0 01 0 0 0 1 1 0 0 0 12 0 0 1 0 2 0 0 1 03 0 0 1 1 3 0 0

26、 1 14 0 1 0 0 4 0 1 0 05 0 1 0 1 5 1 0 0 06 0 1 1 0 6 1 0 0 17 0 1 1 1 7 1 0 1 08 1 0 0 0 8 1 0 1 19 1 0 0 1 9 1 1 0 0 异步计数器74ls92所谓异步计数器是指计数器内各触发器的时钟信号不是来自于同一外接输入时钟信号，因而触发器不是同时翻转。这种计数器的计数速度慢。一异步计数器 74ls92是 二六十二进制计数器，即和组成二进制计数器，和在74ls92中为六进制计数器。当和相连，时钟脉冲从输入，74ls92构成十六进制计数器。74ls92的管脚图如图2-10。图2-10异步计数

27、器74ls92asynchronous counter 74ls92（二） “12翻1”小时计数器电路 （1） 电路如图2-11 所 示图2-11 “12翻1”小时计数器电路12 turning an hour counter circuits“12翻1”小时 计数器是按照“01020304050607080910111201”规律计数的，计数器的计数状态转换表如表2.4所示。表2.4 “12翻1”小时计时时序12 turning an hour time-sequential十位 个位十位 个位cpq10q03 q02 q01 q00cp q10q03 q02 q01 q0001234567

28、 000000000 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1891011121300011101 0 0 01 0 0 11 0 1 00 0 0 00 0 0 10 0 1 00 0 0 1（二）电路的工作原理由表2.4可知：个位计数器由4位二进制同步可逆计数器 74ls191构成，十位计数器由双d触发器74ls74构成 ，将它们组成 “12翻1”小时计数器。由表可知：计数器的状态要发生 两次跳跃：一是：计数器计到9，即个位计数器的状态为 =1001后，在下一计数脉冲的作用下计数器进入暂态1010，利用暂态的两个1即使个位

29、异步置0，同时向十位计数器进位使 =1；二是计数到12后，在第13个计数脉冲作用下个位计数器的状态应为 =0001，十位计数器的 =0。第二次跳跃的十位清“0”和个位置“1”的输出端、来产生。对电路中所用的主要元件及功能介绍。 d触发器74ls74在电路中用到了d触发器74ls74，74ls74的管脚图如图2-12。图2-12 d触发器74ls74d flip-flop 74ls74下面将介绍一些有关触 发 器的内容：触发器，它是由门电路构成的逻辑电路，它的输出具有两个稳定的物理状态（高电平和低电平），所以它能记忆一位二进制代码。触发器是存放在二进制信息的最基本的单元。按其功能可为基本rs触发

30、器触、jk触发器、d触发器和t触发器。这几种触发器都有集成电路产品。其中应用最广泛的当数jk触发器和d触发器。不过，深刻理解rs触发器对全面掌握触发器的工作方式或动作特点是至关重要的。事实上，jk触发器和d触发器是rs触发器的改进型，其中jk触发器保留了两个数据输入端，而d触发器只保留了一个数据输入端。d触发器有边沿d触发器和高电平d触发器。74ls74为一个电平d触发器。 计数器74ls191 74ls191的管脚图如图2-13 图2-13 74ls191的管脚图74ls191 pin diagram2.2.1.3 校时电路（一）电路如图2-14 所示图2-14校时电路school time

31、 the circuit（二）电路的工作原理校时电路的作用是：当数字钟接通电源或者出现误差时，校正时间。校时是数字钟应具有的基本功能。一般电子表都具有时、分、秒等校时功能。为了使电路简单，在此设计中只进行分和小时的校时。校时有“快校时”和“慢校时”两种，“快校时”是通过开关控制，使计数器对1hz校时脉冲计数。“慢校时”是用手动产生单脉冲作校时脉冲。图中s1校分用的控制开关，s2为校秒用的控制开关，它们的控制功能如表2.5所示，校时脉冲采用分频器输出的1hz脉冲，当s1或s2分别为“0”时可以进行“快校时”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。 表2.5校时开关的功能func

32、tion of the school when the switch s1 s2 功 能1 1 计数1 0 校分0 1 校时 （三）对电路中所用的主要元件及功能介绍在此电路中，用到的元器件有两块四2输入与非门74ls00 、一块六反相器74 ls04、两个电容、两个电阻以及两个开关。（1） 四-2输入与非门74ls00集成逻辑门是数字电路中应用十分广泛最基本的一种器件，为了合理的使用和充分利用其性能，必须对它的主要参数和逻辑功能进行测试。74ls00与非门的主要参数为：输出高电平：指与非门有一个以上输入端接地或接低电平时的输出电平值。输出低电平：指与非门的所有输入端均接高电平时的输出电平值。开

33、门电平：指与非门输出处于额定低电平时允许输入高电平的最小值。关门电平：指与非门输出处于高电平状态时允许输入低电平的最大值。电压传输特性：是指门的输出电压随输入电压而变化的曲线，由它可以得到门电路的输出高电平、输出低电平、关门电平和开门电平等。低电平的输出电源电流；是指输入所有端都悬空，输出端空载时，电源提供器件的电流。高电平输出电源电流：是指输出端空载，每个门各有一个以上的输入端接地，电源提供给器件的电流。低电平输入电流：是指被测输入端接地，其余输入端悬空时，由被测输入端流出的电流值。高电平输入电流：指被测输入端接高电平，其余输入端接地，流入被测输入端的电流值。扇出系数：门电路能驱动同类门的个

34、数，它是衡量门电路负载能力的一个参数，ttl与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数。即低电平扇出系数和高电平扇出系数。2.2.1.4 译码与显示电路 （一）电路如图2-15所示 图2-15译码与显示电路 decode and display circuit（二）电路的工作原理译码是编码的相反过程，译码器是将输入的二进制代码翻译成相应的输出信号以表示编码时所赋予原意的电路。常用的集成译码器有二进制译码器、二十制译码器和bcd7段译码器、显示模块用来显示计时模块输出的结果。（三）对电路中的主要元件及功能介绍（1）译码器74ls48译码器是一个多输入、多输出的组合逻

35、辑电路。它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分配，存储器寻址和组合控制信号等。译码器可以分为通用译码器和显示译码器两大类。在电路中用的译码器是共阴极译码器74ls48，用74ls48把输入的8421bcd码abcd译成七段输出a-g，再由七段数码管显示相应的数。 74ls48的管脚图如图16。在管脚图中，管脚lt、rbi、bi/rbo都是低电平是起作用，作用分别为：lt为灯测检查，用lt可检查七段显示器个字段是否能正常被点燃。bi是灭灯输入，可以使显示灯熄灭。rbi是

36、灭零输入，可以按照需要将显示的零予以熄灭。bi/rbo是共用输出端，rbo称为灭零输出端，可以配合灭零输出端rbi，在多位十进制数表示时，把多余零位熄灭掉，以提高视图的清晰度。也可用共阴译码器74ls248，cd4511。图2-16译码器74ls48decoder 74ls48（2）显示器sm421050n在此电路图中所用的显示器是共阴极形式，阴极必须接地。sm421050n的管脚功能图如图2-17图2-17显示器sm421050n display sm421050n主体电路部分是由上面的以上的各个单元电路组成的，电路图见附件2.2.2 扩展功能电路的设计2.2.2.1 定时控制电路数字钟在指

37、定的时刻发出信号，或驱动音响电路“闹时”；或对某装置的电源进行接通或断开“控制”。不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。（一）设计电路如图2-18所示图2-18定时控制电路timing control circuit（二）电路的工作原理在这里将举例来说明它的工作原理。要求上午7时59分发出闹时信号，持续1分钟。设计如下：7时59分对应数字钟的时时个位计数器的状态为，分十位计数器的状态为，分个位计数器的状态为，若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，就可以使音响电路正好在7点59分响，持续1分钟后（即8点）停响。所以闹时控制信

38、号z的表达式为 公式（2-1）式中，m为上午的信号输出，要求m=1。如果用与非门实现的逻辑表达式为： 公式（2-2）在该电路图中用到了4输入二与非门74ls20，集电极开路的2输入四与非门74ls03，因oc门的输出端可以进行“线与”，使用时在它们的输出端与电源+5v端之间应接一电阻rl。rl的值由下式决定： 公式（2-3）=0.4v,=0.4ma,=2.4v,=50ua,=8ma,=100ua;m为负载门输入端总个数。取rl=3.3k。如果控制1khz高音和驱动音响电路的两极与非门也采用oc门，则rl的值应该重新计算。由电路图可以看见，上午7点59分，音响电路的晶体管导通，则扬声器发出1kh

39、z的声音。持续1分钟到8点整晶体管因为输入端为“0”而截止，电路停闹。（三）对电路中所用的主要元件及功能介绍在电路中所用到的元件有74ls03，74ls20等。（1）四2输入与非门74ls0374ls03的管脚图如图2-19 图2-19 74ls03的管脚图74ls03 pin diagram（2）二4输入与非门74ls20 74ls20的管脚图如图2-20所示。图2-20 74ls20的管脚图 74ls20 pin diagram2.2.2.2 仿广播电台正点报时电路仿广播电台正点报时的功能要求是：每当数字钟计时快要到正点时，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为

40、正点时刻。 （一）设计电路如图2-21所示 图2-21仿广播电台正点报时电路punctual timekeeping circuit imitation radio（二）该电路图的工作原理电路图的工作原理举例来说明；例如设4声低音（约500hz）分别 在59分51秒、53秒、55秒及57秒，最后一声高音（约1000hz）发生在59秒，它们的持续时间为1秒。只有当分十进位的，分个位的，秒十位的及秒个位的时，音响电路才能工作。 （三）对该电路中使用的元件的介绍因为在该电路中所用的元件主要是74ls00、74ls04及74ls20这些元件在前面的电路中已经介绍.这里就不再介绍它了.2.2.2.3 自

41、动报整点时数电路（一）设计电路如附录图4所示（二）电路的工作原理报整点时数电路的功能是：每当数字钟计时到整点时发出音响，并且几点响几声。实现这一功能的电路主要有以下几个部分。减法计数器：完成几点响几声的功能。即从小时计数器的整点开始进行减法计数，直到零为止。编码器：将小时计数器的5个输出端、按照“12翻1”的编码要求转换为减法计数器的4个输入端、所需要的bcd码。在电路图中编码器是由与非门实现的组合逻辑电路。其中编码器是由与非门实现的组合逻辑电路，其输出端的逻辑表达式由5变量的卡若图可得。 公式 （2-4）表2.6编码器的真值表encoder truth table分进位脉冲 小时计数器输出

42、减法计数器输入 cp 1 0 0 0 0 1 0 0 0 1 2 0 0 0 1 0 0 0 1 0 3 0 0 0 1 1 0 0 1 1 4 0 0 1 0 0 0 1 0 0 5 0 0 1 0 1 0 1 0 1 6 0 0 1 1 0 0 1 1 0 7 0 0 1 1 1 0 1 1 1 8 0 1 0 0 0 1 0 0 0 9 0 1 0 0 1 1 0 0 1 10 1 0 0 0 0 1 0 1 0 11 1 0 0 0 1 1 0 1 1 12 1 0 0 1 0 1 1 0 0逻辑控制电路 控制减法计数器的清“0”与置数，控制音响电路的输入信号。减法计数器选用74ls191，74ls191各控制端的作用如下。ld为置数端。当ld=0时将小时计数器的输出经数据输入端的数据置入，rc为溢出负脉冲输出端.当