整理嵌入式系统硬件设计

1、精品文档引言嵌入式系统是以应用为中心，软件硬件可裁剪，适应应用系统对 功能、可靠性、成本、体积、功耗等综合性严格要求的专用计算机系 统。本文主要研究了基于S3C2410的嵌入式最小系统，围绕其设计出 相应的存储器、总电源电路、复位电路等一系列电路模块。嵌入式最小系统嵌入式最小系统即是在尽可能减少上层应用的情况下，能够使系统运行的最小化模块配置。以 ARM内核嵌入式微处理器为中心，具 有完全相配接的Flash电路、SDRAM电路、JTAG电路、电源电路、 晶振电路、复位信号电路和系统总线扩展等， 保证嵌入式微处理器正 常运行的系统，可称为嵌入式最小系统。对于一个典型的嵌入式最小 系统，以ARM处

2、理器为例，其构成模块及其各部分功能如图1所示, 其中ARM微处理器、FLASH和SDRAM模块是嵌入式最小系统的核心 部分。精品文档整体仿真图微处理器一一采用了 S3C2410A电源模块一一本电源运用5V的直流电源通过两个三端稳压器转换成我们所设计的最小系统所需要的两个电压，分别是3.3V和1.8V，3.3V 的给 VDDMQPVDDIO,VDDADC供电，而 1.8V 的给 VDDi和 RTC供电时钟模块（晶振）通常经 arm内部锁相环进行相应的倍频， 以提供系统各模块运行所需的时钟频率输入。32.768kHz给RTC 和Reset模块，产生计数时钟，10MHz作为主时钟源；Flash存储模

3、块 存放嵌入式操作系统、用户应用程序或者其他 在系统掉电后需要保存的用户数据等；SDRAM模块为系统运行提供动态存储空间， 是系统代码运行的主要区域；复位模块实现对系统的复位；一电源电路设计在设计系统电源电路Z前，要对S3C2410A的电源引脚址行分析：TODalive 引脚处理器复位模块和端口寄存器提供1.8V电压；VDDi和VDDiarml脚为处理 器内核提供1. 8V电压：VDDi_MPLL引脚为MPLL提供1.醐模拟电源和数字电源: DDi_UPLL引脚为UPLL提供1. 8V模拟屯源和数字屯源；VDDOP和VDDMOP引脚分 辨为处理器端口和处理器春粗气瑞口提供3.3电压；VTDA

4、ADC引脚为处理蛊内 的ADC系统提供3. 3V电压半VDDRTC引脚为时钟电路提供电压1. 8V,并且系统掉 电后该电压仍需要维持由此可见，在该系统中，需耍使用3.3Y和1.RV的直流稳压电源。为简化系 统电源屯路的设讣，耍求整个系统的输入电斥为髙质最的灵的宜流稳压电源.5V输入电压经过DC-DC转换器课完成5V到3. 3V和1. 8V的转换 VDD 3V 捉供给 XDDMOP, TODIO, VDDADC 和 VCC 引脚，VDDI. 8V 提供给 VDDir VDDRTC 提供 给VDDUTLJ电路如图1所示。系统中RTC所霸屯压由1. 8V屯压和后备屯源共同提供。在系统工作吋，1. 8

5、V 电压有效，系统掉屯后后备电池还足工作，以供RTT电路所防。同吋使用发光二 极管只是电源状态.延迟网络，可获得比3.3V较晚些的上电时间，时间设为约 10ms电源电路中使用了大量的去耦电容， 用于滤除交流成分，使输出 的直流电源更平滑。同时，每个芯片的电源引脚和地之间都连接了这 样的去耦电容，以防止电源噪声影响元件正常工作。二晶振电路设计S3C2110A微处理器的主时钟町以由外部时钟提供，也训以由外部振荡器提 供，如图所示口采用哪种方式通过引脚OM3:2J来进行选择=OM3:200时，MPLL和LTLL的时钟均选择外部振荡器，如图Z 1 所示匸0M3:2=01时，MPLL的吋钟选择外部振荡器

6、，UFLL选择外部时钟； 0M3：2=10时，MTLL的时钟选择外部吋钟，UPLL选择外部振荡購： OM3:2=11时，MPLL和UPLL的吋钟均选择外部吋钟，如图2. 1 (b)所示； 该系统中选0MC3:2均接地的方式，即采用外部振荡器提供吋钟，外部振 荡器由12HHZ的晶振和2个丄5PF的微调电容组成。振荡电路的输出接到S3C2410A 微处理器的XTlpLL脚，输入由XTOpLL提供15MHZ的晶振频率经过S3C2410A 片内的PLL电路倍频后,最高可以达到203MHZ.片内的PLL电路兼有频率放人 和信号提纯的功能，因此系统可以以较低的外部时钟信号获得较高的工作频率, 以降频阖高速

7、开关钟所造成的高频噪声.系统所需的RTC时钟采用相同方式，不 同的是采用32. 768KIIZ晶振，如图2. 2所示.IXTIpUT13XTOpUXTirt；5PF1JUF一aUi43276SHZ0M2OM3XTIpLLXTOpLL_ XTIpLL口 X3C119(a)X-TAL(b)RTC CLOCK三复位电路VDD33VR13BlOKnU30AU 卿74FO474F04U20C74F04RE5fnRESfTRI5ET该复位电路的工作原理如下：在系统上电吋，通过电阻R10*向电容C162充 屯，苛C162两端的电賦未达到高电平的门限屯压吋，Reset端输出为高电平， 系统处于复位状态；162

8、两端的电影达到高电平的门限电乐时，Reset Jg输 出为低电平，系统进入正常工作状态*半用户按下按蚀RESET时，C162两瑞的电荷被泄璋，Reset端输出为髙电平, 系统进入复位状态心再重复以上的充屯丁程，系统进入正常T作状态两级非门屯路刃于按钮公抖动和波形整形* NKeset端的输出状态于Reset 端相反，用于以低电平复位的器件，通过调整R10書和门確的参数，可调整复位 状态的时间。(3).存储器电路原理1)Nor FlashSST39VF160是16位宽的存储器，每次读操作可取 2字节数 据，对于S3C2410A来说相应于半字节对其操作地址最小变化值为0x00000002,因此将 S3C2410A勺 ADDR引脚与 SST39VF160的 A0 引脚连接，不用ADDR引脚，其它地址一次递增连接即可。2) SDRAM存储器